xilinx_verilog设计
文章平均质量分 74
highhill520
这个作者很懒,什么都没留下…
展开
-
看ISE 8.2i 的一点总结
纯英文,看的偶剧痛苦。记下写关键部分。 the Tcl Console allows a user to enter Project Navigator specific Tcl commandsDesign SummaryThe Design Summary lists high-level information about your project, including over原创 2006-10-31 00:48:00 · 939 阅读 · 0 评论 -
FPGA工作原理
一.查找表(Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA:如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HD转载 2006-11-03 23:04:00 · 3540 阅读 · 1 评论 -
FPGA Adders: Performance Evaluation and Optimal Design
进位跳加法器(Carry-Skip Adder)进位选择加法器(Carry-Select Adder)carry lookahead adder 超前进位加法器链式进位加法器(Ripple-Carry Adder)对速度和时延的判断方法:obtain operational times from Xilinx timing-simulation softwarewe ea翻译 2006-11-02 17:20:00 · 852 阅读 · 0 评论 -
32个CPLD-FPGA论坛
FPGA/CPLD论坛里的一个帖子1. OPENCORES.ORG E3y+g C |Guest这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到。中国门户网站ixwT+w!M$eoEDA进入后,选择project或者由http//www.opencores.org/browse.cgi/by_category进入。EDA中国门户网站+_Eix Y0N1Od转载 2006-11-06 00:04:00 · 3949 阅读 · 0 评论