FPGA硬件学习
关于FPGA硬件基础知识的记录
Hilary煜
但行好事,莫问前程。
展开
-
FPGA串口接收
/ 例:采样7次,每次的结果相加,最终的结果:0、1、2、3为低电平,4、5、6、7为高电平。// 思路:一位数据采样多次,统计高低电平出现的次数,次数多的为该位的电平值。// 将一个数据分为16段,舍弃前5段和后4段,取中间7段进行采样。// 起始位检测:通过边沿检测电路。// 基本原理:采样。原创 2024-04-08 10:09:52 · 226 阅读 · 0 评论 -
串口发送5字节数据(状态机)学习笔记
方法二:case语句。原创 2024-04-04 15:27:47 · 162 阅读 · 1 评论 -
串口发送数据(学习笔记)
功能:使用串口发送模块,设计一个数据发送器,每10ms以115200的波特率发送一个数据,每次发送的数据比前一个数据大(计数器)设置Send_Go作为数据发送控制。原创 2024-04-02 15:39:38 · 225 阅读 · 1 评论 -
基于FPGA的串口(UART)实验(学习笔记)
3.串口通信的本质:将8位的并行数据通过一根信号线,在不同时刻传输并行数据的不同位,通过不同时刻,最终将8位数据全部传出;5.控制信号EN:控制并转串模块什么时候开始工作,什么时候一个数据发送完成,所以需要一个开始信号,一个结束信号。4.串口通信以1位的低电平标志串行传输的开始,待9位数据传输完成之后,在以1位高电平标志传输结束;1.串口通信模块设计的目的:发送数据,因此需要一个数据输入端口;2.串口通信:支持不同的波特率,所以需要一个波特率设置端口;原创 2024-03-28 16:18:53 · 206 阅读 · 0 评论 -
FPGA开发流程
4.分析综合工具Synthesis->run(由专业的EDA软件提供,如:Quartus、Vivado、ISE):对所写的逻辑描述内容进行分析,并得到逻辑门级别的电路内容;5.功能仿真Simulation Sources(逻辑仿真)使用专门的仿真工具进行仿真,验证设计的逻辑是否可以实现;3.编写逻辑Design Sources(Verilog语言代码描述逻辑)、画逻辑图、使用IP核(封装好的逻辑);3.分析综合(EDA、Quartys、Vivado)7.分析性能:时序分析(耗时)、静态时序分析;原创 2024-03-11 17:02:20 · 965 阅读 · 1 评论