Verilog硬件描述语言

Verilog全称是Verilog HDL(Hardware Description Language)

 

Verilog是一门类C语言,语法跟C类似,但是跟C语言又有本质的区别,它是设计硬件的语言,Verilog写出的代码都是有具体硬件实现的

Verilog代码是并行执行的

 

Verilog HDL和VHDL是世界上最流行的两种硬件描述语言。Verilog是IC设计的主流,VHDL在FPGA上用得比较多



 

©️2020 CSDN 皮肤主题: 技术黑板 设计师:CSDN官方博客 返回首页