- 博客(131)
- 收藏
- 关注
RSS订阅原创 什么是cache 的四类冲突Compulsory/Capacity/Conflict/Coherence
大家都知道cache在计算机系统中至关重要。但cache不是完美的，由于冲突，它有一定的限制。总共有4个限制也就是“4C”：CompulsoryCapacityConflictCoherence“Compulsory”发生在系统启动期间。复位后，cache是空的，任何cache访问都将导致cache miss。“Capacity ”的发生是因为cache的大小是有限的。理想情况下，如果cache无...
2024-07-21 00:16:50
173
原创 DRAM的基本操作
晶体管T充当存储电容器C和位线BL之间的开关。一个电容节点连接到Vdd/2。如果电容器存储“1”，则电容器之间的电压为+Vdd/2,如果电容器保存“0”,则电容之间的电压为-Vdd/2)。存储在电容器中的电荷等于电容乘以电容器两端的电压:Q = C × Vdd /2在90nm DRAM工艺中，DRAM存储单元的电容为30 fF。如果我们假设Vdd=3.3V，那么Q = 30 f F × 3.3V/...
2024-07-18 12:36:57
393
原创 为什么要给页表增加TLB cache
页表存在于主存中，每次内存访问都涉及两次或更多次内存访问(如果涉及多级页表)。每次内存访问将首先执行page table walk，然后执行实际的内存访问，这个代价可能是相当昂贵的。可以通过向页表添加cache（Transation Lookaside Buffers或TLB）来降低此成本。下面显示了一个128项TLB示例。要执行页面翻译（VA2PA），将首先查找TLB。如果页不在TLB中，则涉及...
2024-07-16 08:25:36
242
原创 SRAM/DRAM单元的简单介绍
静态随机存取存储器(静态RAM或SRAM)是一种使用双稳态元件存储1比特信息的存储器 (RAM) 。这种类型的内存被用作大多数cache的组件，因为它比其他内存结构(特别是DRAM) 有优越的性能，SRAM比DRAM速度更快，也更昂贵;通常用于CPU cache，而DRAM用于计算机的主存储器。典型的SRAM单元由六个MOS晶体管组成--形成两个交叉耦合的反相器(双稳态),两个接入nMOS作为开关...
2024-07-16 00:00:00
287
原创 数字电路的基础——CMOS
对于从事芯片行业的人员来说，还是有必要了解数字电路中的一些基本概念，例如用作逻辑开关的 MOS 晶体管。当然，我们的目的是了解现代芯片中的行为本质，而不需要陷入半导体物理方程。所有数字电路的基本组件是MOS晶体管。MOS是Metal-Oxid-Semiconductor金属氧化物体的首字母缩写，表示制造晶体管所用的制造工艺。有三个端口:栅极 (G)、漏极 (D) 和源极 (S)。栅极是一个控制输入...
2024-07-15 07:45:56
319
原创 虚拟内存有什么好处?
CPU在虚拟地址空间中运行程序,很多时候我们所讨论的内存地址本质上都是虚拟地址（ virtual address）。在CPU访问系统内存之前，虚拟地址需要转换为物理地址（physical address）。虚拟内存将应用程序从管理和分配共享内存空间中解放出来。相反，每个程序都可以在连续的虚拟内存空间中运行，而实际的物理内存空间可以是不连续的。物理存储管理依赖于操作系统。有了虚拟内存，程序在概念上可...
2024-07-14 00:00:00
204
原创 CPU pipeline面试题Q3：我们可以任意增加CPU pipeline深度吗？
CPU流水线是提高吞吐量和指令级并行性的常见技术。我们可以任意增加CPU pipeline深度吗？回答是否定的。参加面试的工程师应该从以下方面回答这个问题：1.pipeline需要在每个stage之间保持平衡。否则，stage之间将出现瓶颈。通常，pipeline越深，设计pipeline就越困难。2.更深层次的流水线需要更多的硬件资源，例如，更多的pipeline stage register ...
2024-07-09 00:00:41
200
原创 数字IC中的低功耗设计技术
数字IC用于汽车、消费电子和电信等各种行业。IC，也就是所谓的芯片提供了一系列好处，包括重量轻、尺寸紧凑、成本低、可靠性高和易于更换。根据数据，由于数字IC广泛的应用和优势，数字IC市场规模估计到2031年将超过1794.7亿美元，从2023年到2031年，年增长率为7.7%。快速发展的电子行业正在推动对低功耗的节能数字IC的高需求。创新技术和行业发展正在优先考虑低功耗，同时最大限度地提高性能和效...
2024-07-03 23:02:25
152
原创 监视你的SystemVerilog queue
当你大量使用systemverilog queue发送激励时，你是不是也很好奇SystemVerilog队列发生了什么。你想从队列中了解哪些信息？里面有什么呢？它们还剩多少个元素？。也许这个队列几乎在整个仿真中都是空的-或者这个队列几乎总是大于100个元素”我们可以生成关于队列大小、活动的报告。如果我们有一个神奇的宏——一个可以测量队列的宏，这样我们就可以更好地了解它在做什么。我的队列：int m...
2024-07-02 00:00:00
127
原创 SystemVerilog class的简短介绍
Class Types当你声明一个class时，你正在声明一组成员和一组对这些成员操作的方法。class MyClass;bit [7:0] member1;bit member2;function void method;$display("members are %h %b", member1, member2);endfunctionendclass我们正在声明一个class的形式和行为，但...
2024-07-01 00:02:11
380
原创 从验证激励约束中获得更多价值
验证工程师投入了大量精力来编写和调整随机激励的约束。约束激励变量之间的有效关系至关重要，否则将产生无效的激励，或者不会产生重要的有效激励组合。当涉及到bug hunting时，运行完全随机激励被认为是确保覆盖验证工程师不会想到的case的好方法。然而，验证工程师通过引入随机性testcase来完善这一目标时——很多更有价值的组合的发生概率极低。考虑下图1所示的SystemVerilog类，看看一些...
2024-07-01 00:02:11
163
原创 Verilog中的wire和reg有什么区别
大多数初学者还没有真正很难掌握Verilog/SystemVerilog硬件描述语言（HDL）中wire（网络）和reg（变量）的区别。这个概念是每个经验丰富的RTL设计都应该熟悉的。但是现在有许多没有Verilog开发经验的验证工程师都在为他们的验证平台选择SystemVerilog。验证方法往往专注于验证平台设计的面向对象的编程方面，但很少涉及这个wire和reg的区别，认为它仅适用于设计。这...
2024-06-30 17:49:41
702
原创 SK hynix的HBM设计主管Myeong-Jae Park：“无与伦比的技术实力是我们HBM成功的关键”...
2024年3月，SK hynix开始大规模生产世界上性能最好的HBM3E1。加上该公司宣布计划将其下一代HBM4的大规模生产提前到2025年，SK hynix正在巩固其作为“全球第一人工智能内存提供商”的地位。1HBM3E：第五代和最新的高带宽内存（HBM）产品。HBM是一款高价值、高性能的产品，通过将多个DRAM芯片与through-silicon via（TSV）连接，彻底改变了数据处理速度。...
2024-06-29 07:36:15
534
原创 一文了解ReRAM
ReRAM的核心是一个很简单的概念：电阻值的切换。这种机制涉及灯丝的形成和电场的影响，是ReRAM在现代内存解决方案领域脱颖而出的原因。了解这些原则对于充分了解ReRAM的潜力至关重要。本文我们将通过探索ReRAM的工作原理、非易失性和高速操作等众多优势以及从人工智能到物联网的各种应用程序来揭开ReRAM的神秘面纱。背景内存存储技术一直是数字革命的基石，为计算操作提供了保存数据的手段，从简单的日常...
2024-06-28 07:03:39
242
1
原创 芯片验证中传统的验证和低功耗的验证方法有什么区别？
验证功能是验证工作的绝大部分。这仍然和以前一样重要，因为芯片没有功能就毫无用处。然后在过去的十年里，人们非常重视低功耗设计技术，以降低设备整体的功耗。随着移动革命，人们需要在电池上更长时间地运行便携式设备。随着云服务的增加和数据中心处理器数量的增加，冷却和电力成本需要降低。随着较小节点上更新的工艺技术，泄漏功耗会增加。随着设计频率的增加，动态功耗也随之增加。大多数现代芯片设计都使用几种主动电源管理...
2024-06-24 00:00:00
189
原创 模拟和数字计算有什么区别？
什么是模拟计算？模拟计算已经存在了几十年，使用连续信号，如电流、电压来处理信息。模拟计算处理各种物理现象，处理连续的数值范围，而不是二进制值。例如，模拟计算可以使用连续电压范围来通信，而不是使用32条数字线来通信。模拟计算机现在为高性能和支持人工智能的应用程序提供动力。例如，闪存结构紧凑，通过使用闪存元素作为可调谐电阻器，将输入作为电压提供，输出作为电流被收集，以执行矢量矩阵乘法。闪存也是非易失...
2024-06-23 09:58:58
376
原创 CUDIMM标准使桌面内存更智能、更可靠
虽然最近几个月来，用于笔记本电脑的CAMM和LPCAMM内存模块备受关注，但变化的不仅仅是移动端PC内存行业。桌面内存市场也将进行一些升级，以进一步提高DIMM性能，形式是一种新的DIMM品种，称为Clocked Unbuffered DIMM (CUDIMM)。虽然这种内存尚未完全使用，但几家内存供应商在今年的Computex贸易展上展示了他们的首款CUDIMM产品，让人们看到了桌面内存的未来。...
2024-06-22 22:43:36
808
原创 小米15系列将首发骁龙8 Gen4 SoC
高通已确认2024年骁龙峰会定于10月21日举行。在这次峰会中高通将推出其最新的移动芯片Snapdragon 8 Gen4 SoC。著名科技博主@DigitalChatStation今天证实，骁龙8 Gen4将以小米15系列首次亮相。这意味着小米15系列将是第一款使用这款新旗舰处理器的手机。这不是小米第一次首发骁龙旗舰处理器。回想一下，小米14系列是第一个首次亮相的骁龙8第3代芯片组，该芯片组于...
2024-06-21 23:19:58
334
原创 什么是片上端接校准（On Die Termination Calibration）技术？
On Die Termination Calibration随着对于数字系统性能要求的不断提高，对信号完整性的要求也越来越高，从而能够在更高的速率下可靠运行。信号线端接是信号完整性管理中的有用元件，可以在memory外部或memory内部使用。在DRAM器件中加入电阻端接（通常称为片上端接（ODT，On Die Termination））可通过减少片外端接引入的电气不连续性来改善信号传输环境。然而...
2024-06-19 22:35:31
374
原创 SoC设计更重要的是IP管理
对于大多数片上系统（SoC）设计来说，最关键的任务不是RTL编码，甚至不是创建芯片架构。今天，SoC的设计主要使用来自多个供应商的各种IP块。这使得管理硅IP成为SoC设计过程中的主要任务。一般来说，新编写的RTL代码将不到SoC设计的十分之一。通常，SoC芯片架构决策也是比较明确的：现有架构的变体或应用中主要数据流的反映，标准总线或片上网络（NoC）分层。但设计中的每一块IP可能有数十种类型和数...
2024-06-17 00:00:00
950
原创 什么是On-die Termination（ODT，片上端接）
在深入研究“片上端接”之前，让我们先了解一下“端接”的概念。为什么需要“端接”？高速的数据传输速率和实时功能是电子设备的目标。这些共同的目标推动了电子设备不仅需要高速运行，而且还需要提供快速响应和实时性能，以满足各种应用和行业用户的需求。更高的传输速度、更低的上升时间和更长的传输线成为保持从发射器到接收器的信号完整性的巨大挑战。确保信号完整性是一项重大挑战，因为我们的目标是更高的传输速度、减少信号...
2024-06-16 00:00:11
1145
原创 为什么Arm芯片对英特尔和AMD的PC主导地位构成威胁
英特尔和AMD正在盯着PC市场的一个新竞争对手：Arm。这个总部位于英国的芯片设计公司正在通过高通基于Arm的Snapdragon X Elite和X Plus芯片重新进入该领域，这些芯片将在未来几周在从华硕和宏碁到戴尔、惠普和联想等公司的笔记本电脑上推出。Arm已经是苹果及其Mac系列笔记本电脑和台式机的M系列芯片的首选平台。2012年的Surface RT无法运行某些应用程序，以及2022年的...
2024-06-06 22:46:10
323
原创 超越设计-眼图
眼图eye diagram是分析数字传输中信号的有用工具。眼图的快速扫描，并可以深入了解通道缺陷的本质。眼图是相对于时间的串行数据信号的图形显示，显示类似于眼睛的图案。仔细检查这种视觉显示可以提供signal-to-noise, clock timing jitter, reflections 和skew信息。眼图覆盖了多个周期的信号波形。激励通常是伪随机比特流pseudo-random bit ...
2024-05-26 08:52:28
307
原创 如何使用简单的SystemVerilog断言来验证你的设计
介绍功能覆盖、激励生成和运行管理是当今功能验证的三大相互关联的任务。其中，功能覆盖率可以说是最重要的，主要是因为覆盖率收敛是tape的主要标准。覆盖率衡量标准提供了关键的反馈。如图1所示，覆盖率模型应包括端到端功能覆盖、主要接口的事务覆盖、关键RTL结构的结构覆盖和基本代码覆盖。基于断言的方法有助于发现bug，反馈回归环境的质量。这种方法不仅可以由验证实现，设计可以通过以断言的形式描述他们对设计内...
2024-05-25 07:45:51
421
原创 持久内存MRAM，FERAM和ReRAM取代DRAM，可能需要十年时间。
持久存储器可以在或很快就会在速度方面与DRAM相匹配，如果这些技术之一可以扩大规模并降低成本，它最终可能会在许多应用程序中取代DRAM。在最近的一次网络研讨会上，存储网络行业协会（SNIA）的计算、内存和存储倡议（CMSI）审查了MRAM、FERAM和ReRAM等新兴内存技术，并在随后的博客中回答了问题。这些存储器都是持久的，已经在取代一些既定的内存技术，包括SRAM、NOR闪存和DRAM。但是P...
2024-05-10 23:10:09
421
原创 DRAM的发明者和半导体缩放的先驱Robert Dennard去世，享年91岁
RIP：如果你在任何现代计算设备上阅读这篇文章，你正在从Robert Dennard的开创性工作中受益。Robert Dennard。这位多产的发明家和IBM研究员，被同事亲切地称为“Bob”，于4月23日去世，享年91岁。Robert Dennard的名声是巨大的。他是动态随机存取存储器（DRAM）背后的发明者，因为这种无处不在的存储器使我们的计算机和智能手机变得无所不能。这位出生于德克萨斯州的...
2024-05-09 22:41:36
356
原创 适用于所有数字芯片工程师的SystemVerilog增强功能
SystemVerilog不是一种新的硬件描述语言。SystemVerilog是现有Verilog HDL的一组丰富的扩展。诚然，SystemVerilog的主要目标是实现大型复杂设计的建模和验证。然而，SystemVerilog为Verilog提供了每个工程师都可以也应该利用的增强功能。SystemVerilog使Verilog建模变得更加容易，并有助于确保模型能够正确仿真和综合。本文简要介绍了...
2024-05-07 23:26:45
794
原创 混合信号的验证左移-实数建模
虽然“左移”一词起源于软件行业，但其重要性在成本飙升的芯片行业中经常被提起。特别是在汽车行业，高可靠性的芯片是一个漫长的迭代过程，可能需要多次重新ECO流片。Shift-left是指相比传统开发流程，在更早期发现和修复错误，而不是在实施期间发现它们，因为修复它们的成本会高出100倍。在验证中利用左移可以减少ECO，使产品更可靠，更快的上市时间，从而降低成本。左移的过程由两个部分组成：“查找错误”和...
2024-05-04 09:04:17
491
原创 为数字验证工程师揭开混合信号仿真的神秘面纱
模拟和数字电路在单个芯片上的交互，通常称为混合信号。近年来，混合信号设计已成为主导技术。混合信号设计具有许多优势，包括提高性能、降低功耗和提高可靠性。随着科技行业不断突破极限，混合信号仿真变得至关重要。本文介绍了一种方法，使数字工程师能够有效地对数字域中的模拟和混合信号进行建模和仿真。介绍随着模拟和数字电路的日益紧密交织，对混合信号集成和有效验证的需求越来越多。在 IC 设计过程中，数字和模拟由独...
2024-04-29 23:17:54
1066
原创 处理 SoC 中的性能瓶颈
SoC 中不断添加处理核心，但它们不会都得到充分利用，因为真正的瓶颈没有得到解决。SoC 需要处理的数据量激增，虽然处理核心本身可以处理这些数据，但内存和通信带宽成为瓶颈。现在的问题是可以采取什么措施解决这个问题。内存和 CPU 带宽之间的差距（即所谓的内存墙）不是一个新问题，还在继续恶化。早在 2016 年，德克萨斯州高级计算中心的研究科学家 John McCalpin 就发表了一次演讲，研究了...
2024-04-21 16:35:48
352
原创 HBM：小贵但AI需要
即将推出的高带宽内存 high-bandwidth memory在散热方面还存在挑战，但可能即将得到改善。高带宽内存 （HBM） 正在成为算力提供商的首选内存，由于 AI/ML 的需求，使用量也在继续增长，HBM 提供紧凑的 2.5D 外形尺寸，可大幅减少延迟。HBM 的好处是你可以在非常小的占用空间内获得这些带宽，并且还将获得非常好的能效。缺点是它依赖于昂贵的硅中介层和 TSV 来运行。用于最大...
2024-04-20 19:31:06
743
原创 芯片的未来发展趋势
2024 年，该行业将专注于 AI/ML、RISC-V、量子、安全等发展趋势。今年年初，大多数人从未听说过生成式人工智能。现在整个世界都在竞相利用它，而这仅仅是个开始。量子计算、6G、智能基础设施等新市场领域专用处理正在加速对更快、更高效、更多数据的需求。与每隔几年等待下一个工艺节点的日子相比，未来几年的事件将与电话或汽车的引入一样重要。但可能不会只有一种创新技术，将会有很多技术一起以一种将让科技...
2024-04-16 07:49:03
560
原创 RISC-V微架构验证
对于RISC-V处理器因其灵活性和可扩展性而受到广泛关注，但如果没有高效验证策略，错误的设计实现可能会影响RISC-V的继续推广。在RISC-V出现之前，对于大多数半导体公司来说，处理器验证几乎成为一门屠龙之技。专业知识被浓缩到少数几家提供处理器或处理器 IP 的商业公司中，并且经常开发自己的内部流程和工具。但是，开源 RISC-V ISA 的出现以及开源实现的激增引起了人们的极大兴趣，并且需要适...
2024-04-15 07:55:23
457
原创 glitch功耗的问题在先进节点上更加突出
这个问题在 AI 加速器中尤为严重，修复这个问题需要一些tradeoff。据估计，一些最先进和最复杂的芯片设计中总功耗的 20% 到 40% 被浪费了。glitch功耗并不是一个新现象。在先进节点上，glitch功耗问题正变得越来越突出，没有一种解决方案适用于所有芯片或设计类型。在组合电路中，时钟控制不同状态寄存器的传播。但是，在栅极或导线中经常存在延迟，因此输入不会同时到达栅极。假设你有一个 A...
2024-04-14 10:40:40
408
原创 EDA重新成为热点，中国正在成为参与者
EDA正在从一个沉淀已久的领域转变为一个热门的市场，这得益于市场中对定制设计的呼声，以及人工智能等先进技术的推出，这些工具将需要开发具有更高性能的芯片架构。因为市场更需要定制芯片，这意味着更多的芯片设计工作正在发生，这对EDA行业来说是个好消息。这种转变是由几个因素驱动的。ChatGPT的大规模增长始于去年，需要大幅增加算力，以及多样化的计算引擎来满足这一需求。1、CPU正在被异构计算所取代，我...
2024-04-13 20:26:37
804
原创 形式验证（Formal Verification）会越来越有用
新的应用推动了对复杂芯片的需求，在这些应用中，复杂的交互和安全风险很难用其他的仿真工具验证。随着芯片被用于很多关键的应用，芯片内部的交互数量也在增加，形式验证在芯片研发流程中的角色也越来越多。低功耗设计已经存在了很长时间，之前主要是被移动端芯片采用。现在，我们看到AI/ML加速器中非常关注能效。因此，现在对于每个人来说，无论他们在做什么，低功耗设计都是一个大问题，可以使用形式验证解决其中的一些问题...
2024-04-12 22:41:45
609
原创 为你的系统选择什么样的Memory(SRAM/DRAM/HDM)
尽管多年来一直预测DRAM将被其他类型的内存所取代，但它至今仍然是几乎所有计算芯片中必不可少的组件。DRAM的足迹没有消失，而是一直在增加，DRAM类型的选择也在增加。有几个因素推动了这种增加：系统（特别是对于 AI/ML 和数据中心应用）中算力需求在增长，更快地处理更多数据。系统中更多的内核需要更多的内存，因为总得需要有一个地方来存储和处理数据。通常，其中大部分将在cache中处理，SRAM一直...
2024-04-11 08:55:01
650
原创 为了功耗，重新设计芯片
高算力芯片正处于转折点。功耗一直是二等公民，但正在成为芯片技术走向未来的最大限制因素。在基于RTL的芯片研发流程中，我们对于RTL开发时的功耗优化投入了大量精力，但这只是可以节省的功耗的一小部分。该行业转向更大算力系统的愿望受到热量的限制，因此越来越关注减少每个操作所消耗的能源。要取得重大进展，就必须打破孤岛。在许多情况下，系统需要硬件和软件、数字和模拟、半导体架构师和封装等团队齐心协力创建解决方...
2024-04-10 12:08:17
733
原创 先进工艺下的SRAM
虽然SRAM目前仍将是主力存储器，但在先进工艺下使用SRAM有了新的挑战。尽管SRAM的设计年代久远，但它已成为AI的主力存储器。但SRAM无法进一步缩放对功耗和性能目标提出了挑战，迫使系统从硬件创新到重新思考系统整体的布局。SRAM及其稍年轻的表亲DRAM之间需要权衡取舍。SRAM通常配置为六个晶体管，这使得其访问时间比DRAM更快，但代价是读取和写入会消耗更多的功耗。相比之下，DRAM采用单...
2024-04-09 08:05:54
619
原创 边缘设备上的chatGPT
人工智能正在影响几乎所有可以想象的应用领域，但它越来越多地从数据中心data center转移到边缘edge，在那里需要比过去更快地处理大量数据。这要求在更接近数据源的地方大幅提高性能，但仍然只能使用非常少的功耗，并且价格便宜。虽然训练将继续在云中进行，但长距离移动大量数据的成本很高，所以边缘AI计算的价值很大。本地处理的数据越多，成本就越低，获得结果的时间就越快。实现这些好处并不容易，需要更深入...
2024-04-07 09:03:49
752
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人