静态时序分析 Q&A（4）

Q1: 什么是pulse clock，它在数字设计中有什么作用？

A1: Pulse clock是一种特殊类型的时钟信号，它产生窄脉冲而不是标准的50%占空比方波。在数字设计中，pulse clock主要用于需要精确控制时序的场景，如触发器的采样操作。Pulse clock可以减少时钟到数据的冲突，提高性能，并能在某些情况下降低功耗。它的脉冲宽度通常由电路中的延迟元素(如反相器)决定，这使得设计师可以精确控制时钟信号的有效时间窗口。

Q2: 如何使用create_generated_clock命令定义pulse clock？

A2: 使用create_generated_clock命令定义pulse clock时，需要利用-edges选项并重复某个边沿数字，这样可以确保正确检查源时钟和脉冲时钟之间的延迟。语法示例：

create_generated_clock -name CLKP -source CLK -edges {1 1 3} [get_pins and2/z]

重复数字的位置决定是高电平脉冲还是低电平脉冲，重复的数字决定源时钟的哪个边沿触发脉冲：

• -edges {1 1 3} -- 源时钟上升沿触发高脉冲

• -edges {2 2 4} -- 源时钟下降沿触发高脉冲

• -edges {1 3 3} -- 源时钟上升沿触发低脉冲

• -edges {2 4 4} -- 源时钟下降沿触发低脉冲

Q3: set_sense命令在pulse clock定义中的作用是什么？

A3: set_sense命令提供了另一种指定pulse clock的方法，它不是创建新的时钟，而是指定现有时钟的特性。使用这个命令可以在设计的特定位置指定时钟的"sense"(感知方式)。例如：

set_sense -pulse rise_triggered_high_pulse [get_pins and2/z]

这个命令指定在AND门输出处的时钟是一个在源时钟上升沿触发的高电平脉冲。pulse clock不会被定义为单独的时钟域，而只是源时钟在时钟网络特定点处的不同表现形式。set_sense命令支持四种脉冲类型：rise_triggered_high_pulse、rise_triggered_low_pulse、fall_triggered_high_pulse和fall_triggered_low_pulse。

Q4: 如何确定和设置pulse clock的脉冲宽度？

A4: Pulse clock的名义宽度在创建时默认为零，但实际宽度由脉冲发生器输出引脚处的不同上升和下降延迟值决定：

• 高脉冲宽度 = 下降网络延迟 - 上升网络延迟

• 低脉冲宽度 = 上升网络延迟 - 下降网络延迟