Fin:晶振频率
M:PLL0CFG[14:0]
N:PLL0CFG[20:16]
FCCO:PLL输出频率(锁相输出频率)
=Fin*2*M/N(而S3C2440的计算公式就并非如此,具体参照datasheet)
CCLKSEL[7:0]:分频值,设置CCLK经CCLKSEL+1从PLL0输出信号中分频
CCLK:系统时钟
=FCCO/(CCLKSEL+1)
PCLKSEL[13:12]:设置PWM1外设时钟分频,所有PCLKSEL均为两位,PCLK=00:CCLK/4,01:CCLK,10:CCLK/2,11:CCLK/8
PCLK=CCLK/PCLK分频值(即PCLKSEL设置值)
MR0:PWM速率匹配寄存器
T:PWM周期