AXI4设计重点002_易出错的地址非对齐读操作
1、AXI读操作+地址不对齐以rdata_axi_mst位宽为128bit为例,如果MASTER想读取7DW(1DW为4Byte)的数据,从地址0x4开始读取,来自Master端口的AXI信号如下所示,此时为地址非对齐的读操作。此时Master想读取地址为0x4,0x8,0xC,0x10,0x14,0x18,0x1C的7个DW。此处需要注意:master需要读取的是7个DW,而不是从0x...
原创
2020-02-08 10:24:23 ·
7156 阅读 ·
0 评论