- 博客(4)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 Altium Designer PCB导出step 3D文件时遇到的问题
在PCB导出 step文件的时候，发现导出的step文件总是和在AD中3D预览的不相符预览中的定位孔和圆弧边缘如下：生成的3D文件，打开后显示如下：完全失真了。研究了一下，原来是由于在PCB中定义板子外形时，采用了根据板子这样生成的板子，圆弧很好看，不过会造成导出step文件的时候，文件有缺陷，应该是ad13版本的bug吧，不知后面的版本
2017-11-13 17:24:02
27290
原创 32.768KHz晶振的使用心得
项目需求，使用少量器件搭建一个方波发生电路。找到了一个这样的电路，两个非门和阻容，晶振。图中用两个与非门代替非门。搭好电路后，发现两个问题：1. 输出不能发出方波，然后测量发现晶振不能起振。示波器表笔夹到晶振时，测量有输出，晶振起振。2. 输出的方波，上升沿和下降沿都有很多干扰杂波。于是更换不同的C11,20p，33p，10p，100p。都不能正常起振。不得要领。
2017-11-09 15:42:29
20243
3
转载 verilog中的timescale用法
timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真 时的时间单位和时间精度。格式如下：`timescale 仿真时间单位/时间精度注意：用于说明仿真时间单位和时间精度的 数字只能是1、10、100，不能为其它的数字。而且，时间精度不能比时间单位还要大。最多两则一样大。比如：下面定义都是对的：`timescale 1ns/1ps
2017-11-06 22:01:07
14867
原创 AM335X连接LAN8720的调试过程
在调试过程中遇到一些问题，1. 硬件原理图的问题 8720可使用两种外部晶振 25M和50M，这两种晶振需要通过引脚配置电平来决定的！而并非自适应。 所以如果外部使用50M晶振的话，LED2的点亮方式应该是上拉，这样芯片工作在ref_clk in mode 模式，外部晶振同时给7820和mac控制器提供时钟信号。 如果外部使用25M晶
2017-11-03 11:28:12
4453
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人