- 博客(10)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 verilog FAQ
1. What is the race condition in verilog?Ans :The situation when two expressions are allowed to execute at same instance of time without mentioning the order of execution.2. List the leve...
2013-08-29 17:38:00
477
原创 电子表verilog
1 //电子表的设计包括正常计时模块，LED显示模块，定时报警模块，校时模块，秒表模块。 2 //（1）正常计时模块clock 3 module clock(clk,rst,clock_en,second,minute,hour); 4 input clk,rst,clock_en; 5 output[5:0]second,minute,hour; ...
2013-08-27 15:36:00
1021
原创 Sed 命令详解 正则表达式元字符
1.简介 sed是非交互式的编辑器。它不会修改文件，除非使用shell重定向来保存结果。默认情况下，所有的输出行都被打印到屏幕上。 sed编辑器逐行处理文件（或输入），并将结果发送到屏幕。具体过程如下：首先sed把当前正在处理的行保存在一个临时缓存区中（也称为模式空间），然后处理临时缓冲区中的行，完成后把该行发送到屏幕上。sed每处理完一行就将...
2013-08-20 15:16:00
299
2
原创 视频基础知识---分辨率
分辨率 在视频会议中和电视系统中提到的图像分辨率、显示设备的分辨率，经常不知道怎么才能说清楚、搞明白；再加上视频会议中的经常提到的CIF格式，电视系统中提到的清晰度、电视扫描线，计算机显示设备提到VGA、XGA等分辨率，直到现在风靡各种媒体报端的720p、1080i和1080p的高清电视，这些五花八门的分辨率都是怎么形...
2013-08-20 11:24:00
346
原创 DC基本知识问答
1.1 什么是DC? DC(Design Compiler)是Synopsys公司的logical synthesis工具，它根据design description和design constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如HDL、Schematics、Netlist...
2013-08-15 10:48:00
1554
原创 vcs和verdi的联合仿真
环境配置 首先搭建好vcs和Verdi都能工作的环境，主要有license问题，环境变量的设置。在220实验室的服务器上所有软件的运行环境都是csh。所以，所写的脚本也都是csh的语法。 生成波形文件 Testbench的编写 若想用Verdi观察波形，需要在仿真时生成fsdb文件，而fsdb在vcs或者modelsim中的...
2013-08-13 16:49:00
879
原创 从D触发器的角度说明建立和保持时间
从D触发器的角度说明建立和保持时间 上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号，低有效; D是信号输入端,Q信号输出端;这里先说一下D触发器实现的原理：(假设S和R信号均为高,不进行置位和清零操作)CP=0时: G3和G4关闭，Q3和Q4输出为’1’。那么G5和G6打开...
2013-08-10 14:56:00
475
原创 数字ASIC设计概要：时序约束（Timing）简介
数字设计中，时序是最基本，也是最重要的概念。 基本概念 我们所说的数字设计多数时候都是指的同步逻辑。所谓同步逻辑，是说所有的时序逻辑都在时钟信号的控制下完成。这很像是大合唱，有很多的人参与，大家都根据同一个节拍来控制节奏，保持整齐。时钟信号就是那个节拍。其实很多地方都需要有一个节拍来协调系统的各个部分。比如工厂里的一条流水线。 流水线...
2013-08-09 16:01:00
1558
原创 DC综合
getch.lib是synopsy公司开发的与工艺无关的工艺库。在dc时dc首先将RTL代码转换为通用的布尔表达式，就是getch格式，这个是与工艺无关的，在执行compile命令以后DC按设计约束使用目标库的逻辑单元映射成门级网表。 ...
2013-08-05 09:47:00
513
原创 同步复位和异步复位
一般都采用异步复位，同步释放的方法。之前一直想不通，为什么同步释放就可以避免亚稳态，后来问了别人才明白：同步释放的时候，这个复位信号的释放是在时钟信号的驱动下才释放的，是发生在跳变沿之后的（准确的说就是在时钟的建立时间和保持时间的窗口之后的），这样就防止了复位信号的撤销和时钟跳变赶在一起（即避免了复位信号的释放落在建立时间和保持时间的窗口内从而引起亚稳态），而异步...
2013-08-02 11:44:00
153
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人