vcs和verdi的联合仿真

最新推荐文章于 2024-09-26 15:01:52 发布
最新推荐文章于 2024-09-26 15:01:52 发布
阅读量909 收藏 4
点赞数 2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/imeradio/article/details/82809388
版权
本文介绍了如何配置环境以实现VCS和Verdi的联合仿真，包括环境变量设置、生成fsdb波形文件的方法，以及如何在Verdi中加载和调试波形。在VCS中使用$fsdbDumpfile和$fsdbDumpvars生成fsdb文件，并讨论了VCD、WLF和FSDB文件的区别。最后，讲解了Verdi的调试步骤，强调其在源码追踪和波形查看方面的便利性。
摘要由CSDN通过智能技术生成

环境配置

首先搭建好vcs和Verdi都能工作的环境，主要有license问题，环境变量的设置。在220实验室的服务器上所有软件的运行环境都是csh。所以，所写的脚本也都是csh的语法。

生成波形文件

Testbench的编写

若想用Verdi观察波形，需要在仿真时生成fsdb文件，而fsdb在vcs或者modelsim中的生成是通过两个系统调用$fsdbDumpfile $fsdbDumpvars来实现的。而这两个系统调用并不是Verilog中规定的，是Verdi以pli(Programming Language Interface)的方式实现的。这就需要让vcs编译时能找到相应的库。

首先在testbench中需加入以下语句

`ifdef  DUMP_FSDB

initialbegin

  $fsdbDumpfile("test.fsdb");

  $fsdbDumpvars;

end

`endif

这个编译开关在用vcs编译时加入+define+DUMP_FSDB选项就可以打开，也可以在define.v文件中定义DUMP_FSDB这个宏。

我们现在所接触的仿真波形文件主要有

  • Wlf文件： WLF波形日志文件，是modelsim的专用文件。这个wlf文件只能是由modelsim来生成，也只能通过modelsim来显示。在用modelsim做仿真时，仿真结束都会生成一个*.wlf的文件(默认是vsim.wlf)。下次就可以通过通过modelsim直接打开这个保存下来的波形。vsim -view vsim.wlf -do run.do其中run.do中的内容为要查看的波形信号。要强调的是不是一个通用的文件文件格式。
  • VCD文件：VCD 是一个通用的格式。 VCD文件是IEEE1364标准(Verilog HDL语言标准)中定义的一种ASCII文件。可以通过Verilog HDL的系统函数$dumpfile,$dumpvars等来生成。我们可以通过$dumpvars的参数来规定我们抽取仿真中某个特定模块和信号的 VCD数据。它主要包含了头信息，变量的预定义和变量值的变化信息。正是因为它包含了信号的变化信息，就相当于记录了整个仿真的信息。可以用这个文件来再现仿真，也就能够显示波形。另外我们还可以通过这个文件来估
最低0.47元/天 解锁文章
imeradio
关注
【芯片设计- RTL 数字逻辑设计入门 1- Linux 环境下 VCS与 Verdi 联合仿真及 Perforce 介绍】
CodingCos的博客
05-22 1766
VCS，Verdi 是什么，为何要用 VCS 和 Verdi？相信大家都用过VivadoQuartus等，这里以 Vivado 为例，它集成了 RTL的编译，仿真，综合，看波形及烧录镜像等业务，相比之下，VCS和VerdiVCS 专注于编译及仿真；Verdi 专注于看波形。如上问所述既然 Vivado 功能如此之全，为何要大费周折用 VCS 和 Verdi 呢？Vivado其实只能算个写Verilog的（而且还很慢），只不过集成了综合，仿真，看波形等功能，如果要真正做ASIC。
VCS+Verdi联合仿真详细教程
02-28
VCS+Verdi联合仿真详细教程
vcs和verdi联合仿真（初学者可以用来熟悉脚本写法）.pdf
05-30
vcs和verdi联合仿真（初学者可以用来熟悉脚本写法），有一些脚本教程
Linux下VCS与Verdi联合仿真（Verilog与VHDL混仿）
最新发布
weixin_60610210的博客
09-26 1842
本篇简单介绍一下如何通过VCS与Verdi实现混合仿真VHDL+Verilog
基于VCS+Verdi的仿真验证及调试环境设置
xingsongyu的博客
05-17 7213
原文：http://blog.sina.com.cn/s/blog_4ae03e000102wc2s.html https://blog.csdn.net/huayangshiboqi/article/details/89525723 https://zhuanlan.zhihu.com/p/38623543 基于VCS+Verdi的仿真验证及调试环境设置 VCS+Verdi是常用的一种芯片仿真验证及调试环境。本文简单介绍环境设置过程。 ​（1）VCS编译参数配置 ​为了使用fsdbDumpfi
Ubuntu22.10安装VCS、Verdi
ZikY_0827的博客
10-10 1706
ubuntu22.10安装vcs、verdi软件，并验证安装是否成功
VCS+Verdi联合仿真教程
hzmscut的博客
06-25 1059
VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。
VCS & Verdi 联合仿真总结
热门推荐
争取早日成为硅农
01-17 3万+
VCS（Verilog Compilation and Simulation）是一种常用的Verilog编译和仿真工具，广泛应用于硬件设计和验证领域。它是Synopsys公司开发的一款商业化工具，提供了强大的功能和性能，被认为是业界的主流仿真工具之一。编译器：VCS提供了高效的Verilog编译器，支持Verilog-1995、Verilog-2001和SystemVerilog语言标准。它能够将Verilog代码转换为可执行的仿真文件，并进行优化以提高仿真性能。
【VCS+Verdi联合仿真】~ 以计数器为例
qq_40549426的博客
06-29 3460
主要是因为前天因为刷题和找工作的需要，需要熟悉VCS和Verdi的联合仿真（据说是很好用，随大流呗！！！），所以才会有接下来的一些相关博客，我准备把它搞成一个专栏，以便于后边有朋友需要，做个参考，话不多说，直接开干。...
VCS和Verdi联合仿真
qq_40268672的博客
04-15 5823
编写RTL代码 设计文件如下: add.v module adder( input clk, input wire [31:0] a, input wire [31:0] b, output reg [31:0] c ); always@(posedge clk) c<=a+b; endmodule sub.v module suber( input wire clk, input wire [31:0] a, input wire [31:0] b, output reg [3
VCS 和Verdi 联合仿真Makefile
Forever666的博客
10-12 1172
大佬们提供的vcs + verdi的makefile ，自己小小的修改了一下并记录自己使用中的问题。
（笔记）vcs和verdi的联合仿真
weixin_30457551的博客
03-20 495
环境配置 首先搭建好vcs和Verdi都能工作的环境，主要有license问题，环境变量的设置。在220实验室的服务器上所有软件的运行环境都是csh。所以，所写的脚本也都是csh的语法。 生成波形文件 Testbench的编写 若想用Verdi观察波形，需要在仿真时生成fsdb文件，而fsdb在vcs或者modelsim中的生成是通过两个系统调用$fsdbDumpfile $...
vcs和verdi的联合仿真(快速打开波形和项目)
hungtaowu的博客
03-21 9633
原文链接：https://blog.chinaaet.com/heyuanpi/p/5100058552 之前的使用方法是先用vcs把fsdb波形文件dump出来。然后打开verdi，导入filelist，再打开fsdb波形文件，最后restore波形信号.rc文件。这是一种比较老式的后处理模式。 最近在YouTube上看到vcs和verdi的联合仿真，有些收获，记录在这里。 最大的收获是，vcs编译过后可以产生simv.daidir这个文件夹，其中存放的是包含了编译信息的中间数据，这样verdi就可以用这
新手教程03：通过makefile脚本使用VCS+Verdi进行联合仿真
weixin_43414549的博客
01-07 5093
本文主要介绍如何通过makefile脚本的方式用VCS+Verdi进行联合仿真。
【转载】VCS & Verdi 联合仿真总结
布拉奇的博客
02-07 4757
这篇文章只介绍，VCS 和 Verdi 最基本的操作，更多高阶的操作可以查看其官方手册，也可以在平时的练习中不断加强对软件操作的熟练度，工具学起来还是比较容易的，难的是如何对设计进行快速的仿真并找出其中的 bug，这需要在未来长期学习训练与总结。如果使用终端手敲命令的方法进行 VCS 和 Verdi 的仿真，会显得过于麻烦，不仅费时间而且容易出错，因此可以通过 makefile 脚本的形式对整个过程的命令自动化，在对不同的文件进行仿真时，只需要修改部分内容即可重复使用，非常便捷。编译是仿真设计的第一步。
【EDA工具使用】——VCS和Verdi的联合仿真的简单使用
沉淀物
03-04 1553
VCS和Verdi的简单使用
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值