弟中弟级，基于Vivado的IP核封装以及仿真调用，FPGA入门小玩

最新推荐文章于 2024-08-05 15:40:58 发布
最新推荐文章于 2024-08-05 15:40:58 发布
阅读量1.9k 收藏 16
点赞数 1
分类专栏： FPGA 文章标签： Vivado FPGA IP核 新手
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jhrcshizhang/article/details/85476646
版权
本文介绍了FPGA初学者如何在Vivado中进行IP核的封装和仿真调用。通过一个简单的按键控制LED灯亮的IP核为例，详细讲解了从设计源代码、封装IP核到调用IP核并进行仿真的全过程，帮助读者掌握FPGA设计的基础技能。
摘要由CSDN通过智能技术生成

弟中弟级，基于Vivado的IP核封装以及仿真调用，FPGA入门小玩

IP核：知识产权核，指某一方提供的、形式为逻辑单元的可重用模块。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需要的周期。

上面一段为形式主义的解释，按照我等弟弟级别的FPGA玩家，理解就是可以将一段代码封装起来，功能告知与你，但是代码却可以让你看不见。举个简单例子，板子上的200M时钟不是我想要的，我想要个45M时钟，正好有个老哥写了个代码，只需要输入200M时钟，出来的就是45M时钟，他不想让你看见，就可以将其封装成IP核，你就可以当成模块一样去调用，只是看不见他的源代码。

废话不多说，上干货，本文的目标是封装并调用一个简单的按键控制led灯亮的IP核
软件：vivado2017.4
在这里插入图片描述
先上一个最终结果图（仿真）
在这里插入图片描述

1.IP核的封装
首先正常创建一个工程，写一个design source
在这里插入图片描述

最低0.47元/天 解锁文章
烧了佛像来取暖
关注
专栏目录
FPGA设计中，Vivado 调用IP核详细操作步骤
01-15 9382
FPGA设计中，Vivado 调用IP核详细操作步骤 今天给大侠带来了FPGA设计中，Vivado 调用IP核详细操作步骤，话不多说，手把手教学，请往下看。 首先咱们来了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。 使用Verilog调用IP核 一、..
Vivado调用IP核详细操作步骤
09-05 1万+
今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。 首先咱们来了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。 使用Verilog调用IP核 一、添加IP核 1. 点击...
vivado调试心得
qq_35324389的博客
12-24 315
** vivado调试心得 **vivado软件不能正确连接每一个时钟，软件自己连时钟有时候会出错。另外有些ip核例如DMA，写DDR端口S2MM的数据位有时可以选择，有时不可以选择，并且低于32位时不能自动协商端口。 ...
FPGA知识基础之--clocking wizard ip核的使用以及modelsim与vivado联合仿真
最新发布
2301_76707170的博客
08-05 1729
IP核，全称知识产权核（Intellectual Property core），是在集成电路（IC）设计中可重用的功能模块，其存在形式通常为逻辑单元或芯片设计的可重用模块。这些模块经过预先设计、验证并具备特定的功能，可以被授权给不同的设计者使用，以加速芯片设计过程，提高设计效率，并降低开发成本。IP核是半导体产业中用于ASIC（专用集成电路）或FPGA（现场可编程门阵列）中的预先设计好的电路功能模块。它们可以被视为构建复杂芯片设计的“积木”。
Inter FPGA FIFO IP 核仿真
愚人在思考
10-20 346
打开对应的 Modelsim 软件，Change Directory 到.do文件所在目录，在Transcript窗口输入 do ****.do； transcript on if {[file exists rtl_work]} { vdel -lib rtl_work -all } vlib rtl_work vmap work rtl_work // TB文件或源文件的引用 ...
Vivado使用技巧（2）：封装自己设计的IP核
热门推荐
FPGADesigner的博客
07-18 3万+
概述  Vivado在设计时可以感觉到一种趋势，它鼓励用IP核的方式进行设计。“IP Integrator”提供了原理图设计的方式，只需要在其中调用设计好的IP核连线。IP核一部分来自于Xilinx官方IP；一部分来自于第三方IP，其中有的是在网络上开源的；另一部分就是自己设计的IP。有时候我们需要把自己的一个设计反复用到以后的工程中，利用Vivado的“IP Package”将其封装起来，再以后的
vivado IP核设计一些小细节
LovingDuo的博客
06-24 4790
最近几天一直在学习vivado IP核的设计，我使用的开发板是ZedBoard。目前对ps7 和GPIO之间的通信有了基本的了解了。      首先是建立一个vivado的基本的工程，然后在Flow Navigator ——>open Block Design。在出现的配置的界面（我把它叫做画布）中来添加自己所需要的IP核。对于片上系统的开发，首先需要添加的是Zynq，通过Run Block A
verilog开发的基于vivado FPGA图像中值滤波ip核
09-21
在这个项目中，“verilog开发的基于vivado FPGA图像中值滤波IP核”指的是使用Verilog语言在Xilinx的Vivado设计环境中创建了一个专门用于图像处理的IP核，该核实现了中值滤波算法。 中值滤波是一种非线性的信号处理...
【FPGA教程案例5】基于vivado核的ROM设计与实现
FPGA/MATLAB学习教程/源码/项目合作开发
07-02 1698
在FPGA中，ROM是一个十分重要的模块，通过ROM可以将一些复杂的数据根据地址信息进行输出，在本课程中，通过一个案例来活学活用ROM。测试数据准备：根据本博客内容【小技巧】使用MATLAB产生coe文件和mif文件供FPGA调用方法整理_fpga和matlab的...
用testbench仿真
08-13
用testbench仿真
ISE+XPS+SDK
03-08
ISE+XPS+SDK
Vivado IP的两种综合方式：Global 和 Out-Of-Context
lxm920714的专栏
10-19 1678
在最新的Vivado的版本中，定制IP的时候，会有一个综合方式的选择，如下图所示。可以看到一种叫做”Global”，一种叫”Out-Of-Context (OOC)”。从字面意思上来理解，”Out-Of-Context”是“脱离上下文”的意思。”Global”即全局。 Global synthesis 如果选择的是全局综合选项，那IP生成的文件将会和其他的用户文件一起进行综合，这也就意味着，每一次用户文件被修改后，IP都会跟着一起综合一遍。 Out-Of-Context (OOC) OOC选项是
LATTICE DDR3调试心得之IP核的作用
llm8866的博客
02-11 1629
本文为明德扬原创文章，转载请注明出处！ 最近公司承接了一个车载视频拼接的项目，该项目使用到了LVDS高速接口和DDR3接口，摄像头采集的视频图像数据需要先存入DDR3中然后与通过LVDS传输的主机视频数据进行拼接输出，最终在屏幕上显示画中画的效果。在调试DDR3的过程中，我有一些使用心得，特分享给大家。 在之前的文章中我已经介绍过Lattice DDR3的IP核生成使用方法，以及接口信号。也许有许多人不是很明白，明明有DDR3的IP核，为什么还要添加这么一个接口模块，添加了这么一个接口模块主要是用来做什
FPGA初体验之用户IP核封装
weixin_30319153的博客
01-27 380
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点击下一步。 点击下一步。 ...
vivado IP核知识点学习
我要一步一步向前走
11-25 1725
OCC模式 OOC是Vivado开发套件提供的一项技术，该综合模式本质上是一种自底向上（bottom-up）的综合方法，该方法可用于IP、IPI(IP Integrator)的Block Design以及选择将HDL对象（即用户逻辑）当作一个隔离模块运行 完成自底向上的综合流程。 针对定制IP 由于不需要每次综合时都运行整个设计，这项技术可以大大减少顶层模块的综合运行时间。IP核就是典型的采用OOC技术的代表，配置好IP核后可以选择综合模式为global（与顶层设计一起综合）或Out-...
IP核的重新封装
大白菜的博客
05-02 3109
今天学了个IP核的重新封装，步骤如下： IP核修改完成后，需要先进行综合（synthesis），综合完成后再进行封装，步骤如下： （1）注意：在tran_recieve下，（因为我改它的IP核）选择Vivado的Tools菜单栏下的Create and Package IP （2）在弹出的对话框中选择Next； （3）选择Package your current project > ...
封装的意义
weixin_30527323的博客
01-11 70
#封装的意义：明确的区分内外，控制外部对隐藏属性的操作class People: def __init__(self, name, age): self.__name = name self.__age = age #print('名字是%s年纪是%s'%self.__name,self.__age) def tell_info(self, n...
Vivado实战：封装Verilog自定义IP并配置参数
"本文主要介绍了如何使用Vivado 2014.4版本封装自定义Verilog代码为IP核，以及在封装过程中涉及到的参数配置、IP类型设定、器件支持、代码文件管理、端口定义和参数设置等关键步骤。" 在Vivado中封装自定义IP是一个...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值