jiangla2577的博客

原创 AD9361函数调用关系

原创 Ubuntu中apt-get 下载速度太慢

原因是下载使用的是国外的服务器，将这个服务器修改为国内的服务器就可以提高下载、更新速度。具体操作方法如下：1.打开Software & Updates2.点击 download from3.点击下载自：选择China里面的mirrors.aliyun.com修改完成后下载速度就可以提高了...

原创 VMware中ubuntu与Windows文件拷贝问题

在VMware中安装ubuntu之后，并不能实现虚拟机与Windows文件拷贝和共享。这时候需要在虚拟机中完成相关设置解压命令：sudo tar -zxvf VMwareTools-xxx.tar.gz进入到解压后的目录中：cd vmware-tools-distrib运行安装文件： sudo ./vmware-install.pl安装过程中一直按enter即可。出现下面的解密即是安装成功。安装完成之后就可以正常拷贝文件...

原创 群晖文件管理系统使用教程

一、软件安装（一）移动终端访问手机需要下载并安装“DS file”APP， 登录个人账户即可访问共享文件夹。第一个输入框填写“QuickConnectid”即可，第二个为输入框输入个人账号，第三个输入框输入用户密码。下载“Drive”APP即可上传个人文件，除本人和系统管理员之外，其他人不具备访问权限。（二）web访问打开任意浏览器输入http://QuickConnect.cn/xxcqlc后进入登录界面，直接输入账号和密码即可登录。登录后点击File Stati...

原创 C# richtextbox 使用

插入文本和把光标移动到插入点位置

原创 ZYNQ中FreeRTOS中使用定时器

使用普通的Timer中断方式时，Timer中断可以正常运行，但是UDP通信进程无法启动。其中TimerIntrHandler是中断服务程序，打印程序运行时间与从BRAM中读取的数据。void SetupInterruptSystem(XScuGic *GicInstancePtr,XScuTimer *TimerInstancePtr, u16 TimerIntrId){ XScuGic...

原创 Lime Suite配置

1.接收频率2.发射频率3.基本模式4.带宽5.时钟

原创 XILINX USB cable 驱动安装相关问题

1.在D:\Xilinx\14.7\ISE_DS\common\bin\nt64目录里，以管理员身份运行install_drivers.exe，就可以重新安装Jungo Connectivity2.在BIOS中设置选择“禁用驱动程序强制签名”后进入系统，就可以解决“无法验证设备所需驱动数字签名 代码52”3.SDK下载不成功有可能是驱动的问题，找到对应的驱动版本就行4.ThinkPad...

原创 Modelsim TCL仿真

 自动执行modelsim，设置模拟信号波形-format Analog-Step -height 74 -max 4094.9999999999995quit -sim# Create the work libraryvlib workvmap work work# Compile the verilog filesvlog -work work signal_generate...

原创 verilog 上升沿下降沿检测

//输入脉冲上升沿下降沿检测reg wr_reg,wr_up,wr_down;always@(posedge clk or negedge rst_n) if(rst_n==1'b0) begin wr_reg <= 1'b0; wr_up <= 1'b0; wr_down <= 1'b0; end else begin wr_re...

原创 Quartus 执行TCL的方法

1.导入文件2.执行命令行 

原创 NIOS II中相关设置

1.如何打开调试配置窗口2.下载程序前如何配置

原创 verilog中的参数传递

 参数预定义的方法module name#(parameter parameter1=12, parameter2=80) ( input clk, input rst_n, output reg port_name );参数传递的方法name #( parameter1, parameter2) name_inst( .clk(clk) , // input cl...

原创 MATLAB产生供Quartus II 中的ROM使用的mif文件

 例程是产生128点的高斯信号，可以根据需要修改产生的波形，数据存储到mif文件的方法相同。clcclear allclose allx=-0.0017;Peak=100000;N=500;width=12;for i=-64:64 a(i+65)=exp(x*i*i);endfor i=1:129 gaosi_sig(i)=round(Peak*a(i...

原创 Quartus II更换Signaltap II 文件方法

1. 打开设置2.选择SignalTap II logical Analyzer3.更改文件 

原创 AD9361常见问题

AD9361接收增益的调整是由模拟增益和数字增益共同决定的，控制方式为：自动控制和手动控制，增益调整范围为90dB，数字增益最大为31dB，模拟增益最大为76dB，增益分配是由查找表决定的，查找表也有单表模式和多表模式。 Q：AD9361的TX LO 和RX LO 用的是同一个时钟吗？A：是一个时钟，AD9361整个系统用的都是同一个时钟，只是经过了不同的锁相环。...

原创 AD9361常用寄存器说明

序号 功能 寄存器名称 寄存器说明 1 测试模式 0x3F4 内部产生发射或者接收信号 2 0x3F5 将内部输出信号直接作为输入 3 ...

原创 Python爬取动态网页

1.安装python2.安装火狐浏览器3.下载geckodriver，并存放到python的安装目录下4.在cmd命令窗口通过pip install selenium,安装selenium库5.编写相关程序，实现对动态网页的爬取6.运行程序 ...