缓存行Cache Line 是个啥

已于 2022-06-28 09:48:26 修改
阅读量1.2w 收藏 55
点赞数 16
分类专栏： 计算机网络原理 文章标签： 缓存 java 后端
于 2022-01-06 09:08:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jiohfgj/article/details/122336293
版权

缓存行Cache Line 是啥

Cache Line :顾名思义叫做缓存行

缓存行越大，局部空间效率越高,读取时间越慢!

缓存行越小，局部空间效率越低，读取时间越快!

总所周知，计算机将数据从主存读入Cache时，是把要读取数据附近的一部分数据都读取进来
这样一次读取的一组数据就叫做CacheLine，每一级缓存中都能放很多的CacheLine

Mysql里面的存储引擎也是有磁盘预读的效果，比如innodb默认读16kb为一页，多余的数据读出来会保存住，因为下次读取它们的概率会比较大!

多核CPU下 每个CPU可单独处理一个线程，每个核拥有L1、L2、L3 高速缓存Cache，每个核公用L3

三级缓存（L1、L2、L3）是什么？

以近代CPU的视角来说，三级缓存（包括L1一级缓存、L2二级缓存、L3三级缓存）都是集成在CPU内的缓存，它们的作用都是作为CPU与主内存之间的高速数据缓冲区，L1最靠近CPU核心；L2其次；L3再次。运行速度方面：L1最快、L2次快、L3最慢；容量大小方面：L1最小、L2较大、L3最大。CPU会先在最快的L1中寻找需要的数据，找不到再去找次快的L2，还找不到再去找L3，L3都没有那就只能去内存找了

Volatile可见性

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-hDDZr4Xl-1641431210881)(C:\Users\PC3070\AppData\Roaming\Typora\typora-user-images\image-20220105210806696.png)]

  1. x被标记了volatile
  2. 两个线程运算时是将缓存中要被运算数所在的整条CacheLine复制到线程自己的存储，并进行运算，运算之后写回缓存
  3. 假设线程1修改了x并写回，但是线程2中的x还是未修改的x
  4. 由于x被标记了volatile，在线程1写回x缓存时，线程1会通知线程2重新读取缓存中的x

伪共享状态:，当x,y在同一块cacheLine中，两个线程分别修改，会频繁互相通知同步修改x,y的状态，不断读取消耗性能！

CacheLine对齐

多线程会有上面的伪共享问题，但如果x,和y分别在不同的cacheLine中进行修改读取，双方就不会一直发生同步了，因为另一个线程根本就没有这个数据!

如果让两个数据处于不同的CacheLine呢？方法就是Cache Line对齐

在一般的x86环境下一个CacheLine是64字节，也就是8个Long，我们可以把x定义为Long，并同时定义7个没有用的Long变量，这样这8个数就在同一个CacheLine中
之后再定义y，y自然也就在下一个CacheLine中

这就叫CacheLine对齐，这样两线程就不会出现伪共享的现象了

建议看完再去这个博客补充一下知识：

利用CPU cache特性优化Go程序_猛犸象-CSDN博客

未来谁可知
关注
专栏目录
【Verilog基础】【计算机体系架构】一文搞懂 Cache 缓存（cache line、标记Tag、组号/行号index，块内地址offset）（Write-through、Write-back）
悟已往之不谏 知来者之可追
07-10 1768
【Verilog基础】【计算机体系架构】一文搞懂 Cache 缓存（cache line、块数、Tag对应bit、index对应bit，offset对应比特）
java cache line_Java高级进阶多线程学习之路（五）cache line 缓存行
weixin_39662834的博客
02-13 232
​ CPU从内存读取数据时实际是按块读取的，有什么好处呢？程序局部性原理，可以提高效率，充分发挥总线CPU针脚等一次性读取更多数据的能力。因为多数情况下CPU处理完一个数据后会处理该数据旁边的数据，所以按块去读取时，将一块数据一起读过来放入缓存，这样CPU处理完一个直接从缓存中取下一个，不需要再去内存取，极大的提高了局部性空间效率。这一块数据就被叫做缓存行。那一个缓存行能放多大的数据呢，目前...
什么是CPU cache line和cache line bouncing?
Jesse_Liu666的博客
10-18 365
什么是cache line？什么是cache line bouncing？
cache一致性的概念和场景
最新发布
weixin_44586903的博客
06-25 655
Cache是由cache Line组成 它是 CPU 从内存读取的基本单位；数据在Cache和内存之间传输时，不是一个字节一个字节进行传输的，而是以缓存行(Cache Line)为单位进行传输的。不同CPU的Cache line大小可能不同，典型的CPU Cache line大小是64个字节而cache Line 是由各种标志（Tag）+ 数据块（Data Block）组成；但是怎么写呢？：如果命中，直接将数据写到cache和主存；如果没命中，直接写到主存：写到Cache line，标记为脏；
CPU cache line的理解
fistomina的博客
08-18 800
阅读以下这篇文章，作为第一次学习CPU的小白，对其中cache line的原理一开始没理解，画图分析后大概明白了，这里记录下，欢迎大家指正交流。 原文链接：https://blog.csdn.net/yhb1047818384/article/details/79604976 其中的cache line对效率的影响这一块： 5.什么是cache line Cache Line可以简单的理解...
cache line
KingOfMyHeart的博客
07-31 846
1.回顾 我们计算机相关的人士,CPU从内存上取某个变量的值后一定是要存放在当前CPU的寄存器中, 于此同时,还会发生另外一件事,当前的CPU还会将这个变量的缓存行读到该CPU的高速缓存上来. 2.cache line:缓存行 好了,这个基本过程了解了,再来说一下cache line这个概念: cache line:是CPU进行缓存时的最小单位,大小一般为32B~256B之间 3.实例: 对于我...
[zz]cache line
begend
07-22 169
在内存分配器 SLAB 中涉及到了 cache line http://gpg119.blog.163.com/blog/static/915341532009074137160/ 一个L1 DATA CACHE相当于一块小的内存，我们假设它为16K大，它会与一般物理内存交互。 它和内存交互一般一次传输16个字节(32个字节),也就是: CACHE 字节0-15一次写到/读取物理内存 ...
slab着色
小春的药匣子
08-29 8340
看过ULK,LDD和kernel代码后对内存管理的理解加深了不少,但还有一点一直不甚明了,SLAB里面的着色(color)一直不知道什么原理. 关键对CPU CACHE 理解不对. 今天仔细搜了搜终于明白一点儿: 比如cache line 32 字节,  字节0-31一次从内存写入/读取, 字节32-63一次从内存写入/读取….. 另外cache对应到内存位置不是任意的Ca
cpu-cache-line-demo:使用Golang原语的CPU缓存行无效
05-02
如果在不同CPU内核中的两个高速缓存行中存在一个变量，则会出现错误共享的问题。 一个内核上的负载更新操作将强制其他内核更新缓存。 更新多个内核中的缓存以及更新主内存中的实际位置位置也导致冻结所有参与内核中...
搞懂计算机内存模型,Cache, Cache Line, MESI协议，伪共享问题，缓存行对齐等问题。
Torry__的博客
02-21 2439
在了解本文内容之前，首先需要对计算机的基本组成和CPU有一个了解。 计算机的三大核心部件： 1. CPU（中央处理器）： 主要负责运算和执行系统的指令，是计算机的运算核心和控制核心。 2. Memory(内部存储器)：内存，又称主存，临时存放CPU的运算数据，以及与硬盘等外部存储器交换的数据，它是CPU能直接寻址的存储空间，由半导体器件制成。特点是存取速率快。 3. IO（输入/输出）设备：比如显示器，鼠标，键盘，耳机等设备。 CPU的主要组成部分 一个CPU，一般来说，应当包含以下几个主要部分： PC：
Zend Cache：一个实用的缓存php类库
04-28
Zend Cache是PHP开发中的一个强大工具，它提供了高效、灵活的缓存解决方案，旨在提高Web应用程序的性能和响应速度。作为一个开源项目，它被广泛用于存储和检索经常访问的数据，避免了每次请求时对数据库或计算密集...
blk.zip_C++_cacheline_model
09-14
C++ cacheline模型是指通过编程方式模拟CPU缓存行的行为，以优化多线程环境下的数据访问效率。在多核处理器中，不同核心的缓存可能共享同一块内存，这就可能导致数据竞争和不必要的缓存失效，这种现象称为缓存不一致...
计算机缓存Cache以及Cache Line详解
热门推荐
Master-TJ的个人博客
06-06 8万+
1.计算机存储体系简介 存储器是分层次的，离CPU越近的存储器，速度越快，每字节的成本越高，同时容量也因此越小。寄存器速度最快，离CPU最近，成本最高，所以个数容量有限，其次是高速缓存（缓存也是分级，有L1，L2等缓存），再次是主存（普通内存），再次是本地磁盘。 寄存器的速度最快，可以在一个时钟周期内访问，其次是高速缓存，可以在几个时钟周期内访问，普通内存可以在几十个或几百个时钟周...
谈谈Cache Line
FinixLei的专栏 (https://github.com/FinixLei)
12-31 176
本文介绍了cache line相关的知识。
Cache Line 缓存行
繁星
07-31 443
缓存行为何存在？ 没有缓存行的情况会出现的问题 当我们要求计算机显示某些数据时，这是先不谈深度的“缓存”的概念，CPU 会去内存中寻找我们需要的数据，其实这本身可以说是正确的， 只是后来人们发现，当计算机去一块内存中寻找某份数据之后，下一次需要的数据往往在上一次找到的数据的附近 这是因为当我们把某种数据存入计算机时，代表这个数据的所有信息会作为一个整体存放到某个位置 所以如果是检索数据，当第一次查找的数据的地址是 0 ，那么下一次查找到的数据地地址就很可能就在 0 的附近，甚至就是 1 的.
Cache以及Cache Line详解
跬步千里，窥叶知秋
07-26 1110
存储器是分层次的，离CPU越近的存储器，速度越快，每字节的成本越高，同时容量也因此越小。寄存器速度最快，离CPU最近，成本最高，所以个数容量有限，其次是高速缓存（缓存也是分级，有L1，L2等缓存），再次是主存（普通内存），再次是本地磁盘。寄存器的速度最快，可以在一个时钟周期内访问，其次是高速缓存，可以在几个时钟周期内访问，普通内存可以在几十个或几百个时钟周期内访问。图中所示的是三级缓存的架构，可以看到，级别越小的缓存，越接近CPU，但访问速度也会越慢。
Cache line
lxb122435677的博客
10-17 179
文章目录获取cache的配置 获取cache的配置 cat /sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size
cache line是什么
06-06
cache line（缓存行）是计算机系统中缓存的最小单位。它是一块连续的内存区域，通常大小为64字节或更大，被缓存的数据块会被存储在缓存行中。当处理器访问内存时，如果数据在缓存中，处理器从缓存中读取数据，否则就从内存中读取数据。缓存行大小的选择对系统性能有很大的影响，因为缓存行的大小决定了缓存中存储的数据块的数量和粒度，从而影响了缓存的效率和命中率。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值