自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

John的博客

一个小白

  • 博客(5)
  • 收藏
  • 关注

原创 调Q激光器原理

调Q,是实现激光“脉冲输出”的重要手段。任何一个储能系统,在正常情况下能量都会慢慢泄露。Q值,描述的是系统(如谐振子、谐振腔等)在特定频率处持有能量的能力。如果系统能量是E,其泄露功率是P,则显然E/P越大,其持有能量的能力就越高。因为E/P具有时间的量纲,故通常定义Q值为无量纲量,这里的是所关心的“特定频率”,E和P也是针对该频率的值。所谓“调Q”,就是调节系统(在指定频率处)的能量持有能力,从...

2018-03-28 16:43:38 13683

原创 串行加法器 并行加法器 超前进位加法器

1.串行加法器串行加法器即加法器执行位串行行操作,利用多个时钟周期完成一次加法运算,即输入操作数和输出结果方式为随时钟串行输入/输出。位并行加法器速度高,但是占用资源多。在许多实际应用中并不需要这样高的速度,而是希望减少硬件资源占用率,这时就可以使用位串行加法器。在串行加法器中,只有一个全加器,数据逐位串行送入加法器进行运算,如图所示。图中FA是全加器,A、B是两个具有右移功能的寄存器,C为进位触...

2018-03-27 14:05:55 46523

原创 FPGA之流水线算法实现八位加法器

1.普通方法实现八位加法器/*******************8位加法器(非流水线)***********************/module adder_nonpipe(cout, sum, ina, inb, cin, enable);output cout;output [7:0] sum;input [7:0] ina, inb;input cin, enable;r...

2018-03-26 20:56:11 7700 2

原创 FPGA时序分析的几个重要参数(Tpd Tsu Thold Tco)

综合时序图:Tpd : propagation delay . I/O pin input to non-registered output delay. The time required for a signal on any I/O pin input to propagate through the combinatorial logic in a macrocell and appear...

2018-03-21 15:57:01 7697 3

翻译 FPGA之流水线算法

PC 世界永恒不变的信条就是提高性能,其中一个方法就是提高系统的时钟频率。在另外一篇 blog 静态时序分析 STA 中已经总结过了,限制系统最大工作频率的因素有很多,设计者能够控制的是 DFF 之间的组合逻辑的时延 Tcomb,降低最大时延路径(关键路径,critical path)的时延 Tcomb,就可以提高系统的工作频率。如何降低呢?方法就是流水线(pipeline)。Pipeline I...

2018-03-21 15:18:02 7082 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除