- 博客(14)
- 收藏
- 关注
RSS订阅原创 arm m4 fpu compile soft/hard-fpu
2. 库也需要换成： gcc安装目录下的fpu子目录下的libgcc.a和外部的libc_nano.a。软浮点直接使用libgcc.a 和libc.a。
2023-08-24 19:55:41
96
1
原创 cacheable 和bufferable
CPU访问存储在内存中的数据时，如果这些数据被标记为可缓存，那么这些数据的副本会被存储在CPU的缓存中。这样，当CPU需要再次访问这些数据时，它可以直接从其高速缓存中获取这些数据，而不是从相对较慢的主存中获取。通过在缓冲区中存储数据，可以在数据准备好传输之前，将数据从其源移动到缓冲区。然后，当目标设备准备好接收数据时，可以从缓冲区中读取数据，而不是直接从源读取。bufferable 通常指，数据在搬移的过程中，是否可以暂时存储在一个缓冲区，存储数据，数据此时并没有真正存储在系统中，一般为一次性的操作。
2023-08-19 12:25:46
1006
原创 uvm reg model hdl_path setting
参考ralgen user guide:(UVM Register Abstraction Layer Generator User Guide）如果我们对于多域的寄存器使用下面的方式来指定hdl_path，那么ralgen会报出如下的错误。
2023-04-22 17:40:34
174
原创 uvm_set_verbosity
uvm_set_verbosity 设置具体的comp,id,verobosty_level,phase/time,offset。+UVM_VERBOSITY 设置整体的verbosity_level。
2023-04-16 17:11:37
343
原创 GIC-SGI sequence
一般情况SGI有secure状态下的OS生成因为ICC_SGI0/1R_EL1是在EL1即为OS运行的level，但是当non-secure的APP也想使用SGI的时候可以先配置GICR_NSACR。
2023-04-12 14:58:06
133
原创 GIC sequence 探讨
4. TARGET: interrupt的target由GICD_TARGETR 或 GICD_IROUTER来指定，其中指定是cpu所对应的路由地址。
2023-04-07 18:03:30
68
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人