cacheable 和bufferable

Cacheable：
Cacheable通常涉及到计算机的内存层次结构，特别是CPU和主存之间的交互。CPU访问存储在内存中的数据时，如果这些数据被标记为可缓存，那么这些数据的副本会被存储在CPU的缓存中。这样，当CPU需要再次访问这些数据时，它可以直接从其高速缓存中获取这些数据，而不是从相对较慢的主存中获取。这可以大大提高CPU访问这些数据的速度。这是因为CPU缓存的速度通常比主存快得多，而且CPU访问其缓存的速度也比访问主存快得多。

Bufferable：
Bufferable涉及的是数据的临时存储，以便在数据从一个地方传输到另一个地方时提高效率。这种临时存储通常发生在缓冲区，这是一种用于临时存储数据的内存区域。通过在缓冲区中存储数据，可以在数据准备好传输之前，将数据从其源移动到缓冲区。然后，当目标设备准备好接收数据时，可以从缓冲区中读取数据，而不是直接从源读取。这样可以提高数据传输的效率，因为它允许源和目标设备以它们自己的速度工作，而不是以相互之间的速度工作

个人理解：

cacheable 通常指cpu访问数据是否一定要直接从内存(ddr)中获取数据，

cacheable = 1, cpu可以从cache中获取数据，这种情况意味着，数据会以备份的形式存储在cache中（数据读取时，数据实际已经存储在DDR中；数据写入时，会议cacheline的形式最终写入到DDR），cpu直接从cache中访问数据，加速访问速度

cacheable = 0, cpu只能从DDR中获取数据，cpu必须通过总线从DDR获取数据，访问速度慢

bufferable 通常指，数据在搬移的过程中，是否可以暂时存储在一个缓冲区，把单个的数据迁移，按一定数量聚集成批，按批次搬移数据，加快数据传输速度（缓冲区一般为fifo或buffer），注意这里的缓冲区只是临时存储数据，数据此时并没有真正存储在系统中，一般为一次性的操作。