JY6669991010的博客

基于FPGA的FIR数字滤波器设计（quartus和vivado程序都有）。1.配套quartus从MATLAB系数生成直到仿真成功说明文档。2.配套仿真出波形（图1）的视频。

10. I2C 通信 使用 I2C 通信可以将 FPGA 中的数据输出到上位机的设备上，上位机通过 I2C 总线访问 FPGA 中的数据。2. USB 通信 使用 USB 通信可以将 FPGA 中的数据通过 USB 端口输出到上位机，上位机通过读取 USB 端口中的数据来接收 FPGA 发送的信息。在上位机中通过读取 USB 端口的数据来接收 FPGA 发送的数据。9. SPI 通信 使用 SPI 通信可以将 FPGA 中的数据输出到上位机的设备上，上位机通过 SPI 总线访问 FPGA 中的数据。

在开发过程中遇到了很多约束语句，整理出来分享，从每个约束语句的功能、使用场景、使用举例三个方面进行说明。

开发板:正点原子达芬奇Artix-7 FPGA开发板A7 Xilinx XC7A35T。基于fpga的车牌识别系统（已上板实现，完整系统）已上板实现， 项目已打包成完整的工程。

在FPGA端采用Verilog语言完成硬件接口和外围电路的设计，同时添加IP核实现与ARM端交互数据。ARM端完成卷积神经网络的书写与数字的识别。

高速ADC及高速DAC驱动代码。基于FPGAK7系列(具体型号xC325t-2for900c)的高速DAC芯片（具体型号DAC38RF9OIAAVR)驱动和高速ADC芯片(具体型号ADS5474IPFP)驱动。经过实验验证，切实可行!配备详细代码注释，有完整项目包。

DDR内存控制器支持DDR2，DDR3，DDR3L和LPDDR2设备，包括三个主要块：AXI存储器端口接口（DDRI），带有交易调度器（DDRC）的核心控制器和具有数字PHY（DDRP）的控制器。它具有四个64位同步AXI接口的DDRI块接口，可同时为多个AXI主机提供服务，每个AXI接口都有自己的专用交易FIFO。DDRC包含两个32输入内容可寻址存储器（CAM），以执行DDR数据服务调度，以最大限度地提高DDR内存效率。它还包含用于低延迟通道的飞频通道，以允许访问DDR存储器而不通过凸轮。

中断结构与 CPU 密切相关，并接受来自 I/O 外设 (IOP) 和可编程逻辑 (PL) 的中断，如图所示：Zynq的中断类型有：软件中断（Software Generated Interrupt, SGI，中断号0-15）（16–26 reserved）私有外设中断（Private Peripheral Interrupt, PPI，中断号27-31）,共享外设中断（Shared Peripheral Interrupt, SPI，中断号32-95）.我们来介绍一下这几种中断。

multi-region Clock引脚，具有时钟功能的引脚，当时钟是单端时，时钟信号必须由MRCC引脚的正端输入。1.8V，PS的PLL供电电压，在它附近必须放置0.47uf—4.7uf的电容。

现代数控机床多使用伺服电机系统，随着数控机床的发展，对伺服系统提出了很多不一样的要求，伺服系统只有不断研发和创新，才能满足数控机床的发展需求。高精度数控机床要求具备比较好的定位精度和加工精度，要求伺服系统系统具备快速的跟踪指令信号的响应速度。除了高性能伺服电动机、伺服驱动器、控制器，及高性能位置和速度传感器等伺服系统基本组成部分。其控制系统的稳定性、可靠性以及驱动和反馈电路的品质，以及电机控制算法的优劣都要关系整个伺服电机位置控制的精度。

Xilinx模拟信号转换模块，称为XADC，是一个硬核。它具有JTAG和DRP接口用于访问7系列FPGA中的XADC状态和控制寄存器。Zynq-7000 SoC器件添加了第三个接口，即PS-XADC接口，用于PS软件进行控制XADC。ZYNQ器件将XADC与可编程逻辑融合，解决了对模拟数据采集和监视要求。XADC具有两个12位的ADC，具有独立的跟踪和保持放大器，模拟多路复用器（最多17个外部模拟输入通道）以及片上散热和片上电压传感器。可以将两个ADC配置为同时采样两个外部输入模拟通道。

6、可以看到 SDK 创建了一个“ps_uart_hello”目录，还有一个“ps_usrt_hello_bsp”的目录，在“ps_usrt_hello_bsp”目录中可以找到很多有用的信息，软件开发人员比较清楚，BSP也就是 Board Support Package板级支持包的意思，里面包含了开发所需要的驱动文件，用于应用程序开发。12、因为我们这个实验仅仅是使用了 PS 的串口，不需要 PL 参与，这里就没有使能“Include bitstream” ，关于PS-PL的联合实验，我会另写一篇。

成为GUI设计的极大瓶颈。MISO引脚上的数据在第一个SPSCK沿跳变之前已经上线了，而为了保证正确传输，MOSI引脚的MSB位必须与SPSCK的第一个边沿同步，在SPI传输过程中，首先将数据上线，然后在同步时钟信号的上升沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（下降沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。但是，如果从器件工作速度不够快或者软件正在处理其他事情，在SPI接口接收到的数据尚未被读取的情况下，又接收到一个新的数据，溢出错误还是会发生的。

随着技术的发展和工艺节点的进步， FPGA 的容量和性能在不断提高的同时， 其功耗却不断的优化减少。这个芯片是一种新的SoC（System on Chip，系统级芯片） FPGA，完全以硬内核方式实现的双路 ARM Cortex-A9 微控制器子系统（运行时钟高达 1GHz，包含浮点引擎，片上缓存，计数器，定时器等）以及种类广泛的硬内核接口功能（ SPI， I2C， CAN等），还有一个硬内核的动态内存控制器，所有这些组件都利用大量传统的可编程构造和大量的通用输入输出（ GPIO）引脚进行了性能增强。

本Demo基于zynq-7020(正点原子启明星+OV5640+4.3'800x480)实现了ISP图像处理(将ov5640的isp关闭，在7020上实现ISP功能)，输出到LCD和HDMI，软件基于SDK裸机开发，2592x1944@15fp。位置: xil_ip_repo/xil_isp_lite_1.0。项目获取链接：2.基于zynq-7020实现ISP图像处理。位置: xil_ip_repo/xil_vip_1.0。

通过OV5640摄像头，从PL侧采集RGB图像数据，经过使用HLS工具综合出的图像处理IP，实现彩色图像的高斯滤波，去除图像噪声，并将处理后的图像通过VDMA保存到DDR中。main.cc为二维码识别程序，包括摄像头数据读入，图像处理，二维码内容识别、定位与颜色识别，LCD图像显示。板卡为正点原子领航者ZYNQ7020开发板，摄像头为OV5640，LCD为800*480分辨率，Vivado、HLS、Xilinx SDK、Petalinux均为2018.3，根文件系统为PYNQ v2.5。

基于XLINX的控制RS485模块设计代码分享

XLINX实现对HDMI 驱动控制模块设计