ZYNQ7000-FPGA入门

开发板:zedboard
开发环境:Vivado 2013.4

操作步骤

  1. 新建RTL工程,选择开发板ZedBoard

    源文件:描述逻辑
    约束文件:硬件引脚与符号的对应关系
    IP文件:外设封装,类似于C语言的库

  2. 添加verilog文件和引脚约束文件XDC(constraints)

  3. 综合->实现->生成比特流,这里有完整的日志文件

  4. 打开硬件管理器,并发现xc7z020_1这个设备

    Vivado IDE
    设备管理器
    TCP服务器(CSE,端口60001)— 驱动的TCP客户端 — JTAG — FPGA

  5. 右键点击设备,选择program device

  6. 反复拨动SW[0],可以看到红色LED的亮灭。

    这里有完整的TCL终端日志

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值