继续SDRAM+UART调试

昨天说已经调通，其实没真通，把fpga的rx232_tx管脚设置错了（正确为141脚，我设置成7角，太二），但昨天的的确确有数据，而且这个数据确实由杜邦线引入的。但毕竟是9600的波特率，毕竟是20cm的杜邦线，不至于连串口干扰都如此之大。

程序现在还有一点点小bug，明天再修改一下，然后进行一个总结。

昨天说signaltap不太好用，完全是因为自己没搞明白，signaltap太好用了。原始时钟24M，经过pll后是50M，我昨天用24M时钟做signaltap的时钟输入，相当于低频采样高频，当然漏洞百出了。昨天发现有些信号找不到，受到有些网上的误导，选用综合后的信号，当然不方便了。signaltap可以选择综合之前的信号。这个很好理解，它当然能找到任何信号，因为它是下载到芯片里去的。