- 博客(7)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 希腊字母读法:
Α α：阿尔法 AlphaΒ β：贝塔 BetaΓ γ：伽玛 GammaΔ δ：德尔塔 DelteΕ ε：艾普西龙 EpsilonΖ ζ ：捷塔 ZetaΕ η：依塔 EtaΘ θ：西塔 ThetaΙ ι：艾欧塔 IotaΚ κ：喀帕 Kappa∧ λ：拉姆达 LambdaΜ μ：缪 MuΝ ν：拗 NuΞ ξ：克西 XiΟ ο：欧麦克轮 Omicron...
2019-02-15 11:01:21
6664
转载 Verilog基础知识（有符号数运算规则，加减运算，乘法运算中的符号位拓展问题）
https://blog.csdn.net/maxwell2ic/article/details/80620991rule of thumbThe format of the signed type is two’s complement. 有符号数均为补码表示If any operand in an expression is unsigned...
2019-02-14 18:14:21
8259
转载 补码和原码的转化过程
在计算机系统中，数值一律用补码来表示（存储）。 主要原因：使用补码，可以将符号位和其它位统一处理；同时，减法也可按加法来处理。另外，两个用补 码表示的数相加时，如果最高位（符号位）有进位，则进位被舍弃。 补码与原码的转换过程几乎是相同的。 数值的补码表示也分两种情况： （1）正数的补码：与原码相同。 例如，+9的补码是00001001。 （2）负数的补码：符号位为1，其余...
2019-02-03 15:57:35
37939
7
转载 数字电路设计之算数右移的verilog实现
在verilog语言中，本来>>>就是算数右移的符号，可是在实际仿真的时候我发现效果还是和逻辑右移的效果一样。后来我觉得应该可以自己写一个算了。方法一：暴力case case(shift) //shift是要移位的数目 1: resul...
2019-02-03 14:39:10
2457
原创 关于算法中使用定点数的总结
1，首先根据算法公式 定算法中的变量个数2，要根据算法，来考虑： 用有符号数，还是无符号数。 变量的数据位宽： 算法的每个变量的位宽可以不一致， 根据取值范围定，但是在计算过程中要统一。 ...
2019-02-01 19:53:56
959
转载 FPGA之乘法运算基于USE_DSP资源来实现
https://blog.csdn.net/CAOXUN_FPGA/article/details/83859723 FPGA之乘法运算基于USE_DSP资源来实现0 背景 最近在尝试采用并行40个通道运算来实现CT图像FDK算法的重建工作，其中每个通道运算具有一致性和独立性，主要涉及到乘法和加法运算，然后想将两个无符号数的乘法采用USE_DSP硬核来实现。1...
2019-02-01 10:54:04
1738
转载 Verilog基础知识（定点小数运算）
https://blog.csdn.net/maxwell2ic/article/details/81076475 需求说明：FPGA视频处理算法基本知识 第一部分：FPGA内部计算小数 第二部分：FPGA小数乘法 第三部分：我的整理及应用 第一部分：FPGA内部计算小数来自：http://www.cnblogs.com/woshiti...
2019-02-01 10:08:54
11287
2
Optimizing parallel reduction in CUDA 规约优化文档
2017-12-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人