时序分析与约束
kemi450
愿通信没有技术门槛,人人都可以快速上手。
本人在通信领域从事python和fpga开发。
本人所发表的文章和代码均参考于论文、书籍及网络整理而成。
本人对文章、代码的正确性不做保证,请自行验证。
本人仅对通信算法进行实用性的描述,不做理论推导。
展开
-
时序分析之IO约束
时序分析的基本原理:无图,先略。IO约束的基本原理:IO约束有输入延迟约束和输出延迟约束。输入延迟和输出延迟约束的方法完全一致。因此,只需要了解输入延迟的约束即可。输入延迟的约束需要用到最基本的时序分析模型。由于编译工具并不清楚IO接口处的时序和相位关系。因此,不做时序约束的话,将可能导致不能正确的采样数据。由基本的时序分析原理可以知道,影响后端时钟和数据的相位关系的因素有:前...原创 2019-10-31 11:37:17 · 1771 阅读 · 0 评论 -
RGMII的时序约束实例
RGMII接口:https://blog.csdn.net/kemi450/article/details/91388581RGMII接口的约束:这里,已125MHz时钟为例,配置PHY使时钟和数据相移90°。接收端: 创建输入时钟和虚拟时钟。其中,虚拟时钟用以描述输入延时。 create_clock -name {rgmii_rxclk} -period 8.000 -...原创 2019-06-26 18:11:47 · 10465 阅读 · 3 评论