Verilog实现RS232奇偶校验

1、奇偶校验位于数据位之后，占1位，用于表示串口通信中的校验方式。该位有用户根据需要决定，有奇校验，偶校验，无校验三种。一般都采用无奇偶校验的方式
2、所谓奇校验，就是判断发送方的数据位中1的个数是否是奇数。选择奇校验时，首先将数据位的各位进行“异或”操作，然后将结果与1相“异或”，得到的结果就是奇校验位的值。
说白了，奇校验就是确保发送的数据位中1的个数为奇数，如果数据位中1的个数是偶数，那就给校验位赋值1，如果数据位中1的个数是奇数，那就给校验位赋值0.这样就确保发送的数据中1的个数是奇数
3、偶校验跟奇校验相反，但处理步骤是一样的。偶检验位的计算方法是首先将数据位的各位进行“异或”操作，然后将结果与0相“异或”，得到的结果就是奇校验位的值。
4、串口发送时，先把奇偶校验位的值写入TB8，然后再将要发送的数据写入发送缓冲器SBUF
5、串口接收时，先接受数据缓冲器SBUF里面的数，并计算接收数据中的1的个数，然后读取RB8的值，进行比较，根据奇偶校验规则判断接收数据是否正确。
6、为什么奇偶校验不常用？
数据通信中的数据只能是1或者0，如果一个数据中的1位发生错误，那1的个数肯定就从奇数变为偶数（或者偶数变为奇数）。
但是如果数据中有多个数据位都发生错误了呢。举例来说，我们要发送11110000.如果有两位发生了错误，比如变成了11000000，那么1的个数还是偶数，那奇偶校验就检测不出来错误了。 
所以说：如果数据中发生多位数据错误就可能检测不出来，更检测不到错误发生在哪一位；
7、关于TB8和RB8，这两位既可以作奇偶校验位。也可以做多机通信的数据，地址选择位

module parity(even_numbits,odd_numbits,input_bus);

      output   even_numbits,odd_numbits;

     input  [7:0]  input_bus;

           assign  odd_numbits = ^input_bus;

           assign even_numbits=~odd_numbits;

endmodule

利用Verilog语言实现对一个8位数据进行奇偶检验，具体方法如下，
  实现奇偶检验的算法就是，

   如果是偶校验，只要将该8位数据第一位和第二位进行异或，然后将得到的结果和第三位异或，依次下去，直到和第七位异或，这样得到的最后结果，就是偶校验位（逐位异或从最低位往最高位）；

   如果是奇校验，将上面的偶校验位取反即可。下面的一段小程序就是实现该功能的代码。


module modelsim_test (even_bit,odd_bit,a);
 input[7:0] a;
 output even_bit,odd_bit;
 assign even_bit = ^a;
 assign odd_bit = ~even_bit;
endmodule


然后利用modelsim测试一下得到波形如下图。


可以看到实现了奇偶校验的效果。但是一直对，assign even_bit = ^a;这段不明白。
^是按位异或，是二目运算符，这里怎么只用一个操作数呢？

其实在verilog中，与，或，非，异或，同或，这5个运算符，除了非以外，其他4个都是二目运算符，也即是需要两个操作数，然后中间加上相应的运算符。

但是这里有一种称作，一元约减运算符，就是说，与，或，异或，同或，这4个运算符可以作为一元约减运算符，也即是只需要一个操作数，例如：even_bit = ^a；
不过运算的过程，和二目运算符不同了，一元约减运算符的运算过程是：首先将操作数的第一位和第二位进行与、或、非运算；然后再将运算结果和第三位进行与、或、非运算； 依次类推直至最后一位。
就是说，assign even_bit = ^a;等效于 assign even_bit = a[0]^a[1]^a[2]^a[3]^a[4]^a[5]^a[6]^a[7];


最后提到一下C语言 &=，^=，|=，运算符，例如：b^=a；等效于b=b^a;这个和上面提到的，不是同一个东西，注意不要混淆。我第一次看到那个语句的时候，就是利用C语言的方式来理解的，百思不得其解。