Verilog
文章平均质量分 76
herryone123
这个作者很懒,什么都没留下…
展开
-
verilog学习之常用语法之状态机
状态机1、状态机是许多数字系统的核心部件,是一类重要的时序逻辑电路。通常包括三个部分:一是下一个状态的逻辑电路,二是存储状态机当前状态的时序逻辑电路,三是输出组合逻辑电路。2、根据状态机的输出信号是否与电路的输入有关分为Mealy型状态机和Moore型状态机。电路的输出信号不仅与电路当前状态有关,还与电路的输入有关,称为 Mealy 型状态机,而电路的输出仅仅与各触发器的状态,不受电路原创 2018-01-23 21:42:28 · 2161 阅读 · 0 评论 -
Verilog实现RS232奇偶校验
1、奇偶校验位于数据位之后,占1位,用于表示串口通信中的校验方式。该位有用户根据需要决定,有奇校验,偶校验,无校验三种。一般都采用无奇偶校验的方式2、所谓奇校验,就是判断发送方的数据位中1的个数是否是奇数。选择奇校验时,首先将数据位的各位进行“异或”操作,然后将结果与1相“异或”,得到的结果就是奇校验位的值。说白了,奇校验就是确保发送的数据位中1的个数为奇数,如果数据位中1的个数是偶数,那转载 2018-01-31 16:36:45 · 8121 阅读 · 0 评论 -
zynq学习之MIO/EMIO
1、MIOZynq7000 系列芯片有 54 个 MIO(multiuse I/O),多功能I/O,它们分配在 GPIO 的 Bank0 和Bank1 隶属于 PS 部分,这些 IO 与 PS 直接相连。不需要添加引脚约束,MIO 信号对 PL部分是透明的,不可见。所以对 MIO 的操作可以看作是纯 PS 的操作。GPIO 的控制和状态寄存器基地址为:0xE000_A000,我们 SDK 下软件操...原创 2018-01-27 21:23:06 · 2627 阅读 · 0 评论 -
Verilog编写AD7792采集温度驱动程序
1、电路原理图分析:(1) 将IOUT1配置输出1mA,R5两端电压为参考电压。 2、寄存器配置过程(1)配置寄存器:0x0000先发送高8位,后发送低8位,分两次写入放大倍数为1,使用外部基准电压源(2)模式寄存器:0x200A单转方式,64khz内部时钟(3)IO寄存器:0x03IOUT1连接AIN+,AIN+恒流输出1mA(4) 读数据寄存器时...原创 2018-11-12 15:42:42 · 2790 阅读 · 1 评论 -
verilog语言分别设计一、二、三段式状态机
状态机Mealy状态机:输出不但取决于状态还取决于输入。Moore状态机:输出只取决于当前状态设计题目:将下列状态图分别用一段式、二段式、三段式状态机实现如下图用verilog实现1、一段状态机一个模块既包含状态转移,又包含组合逻辑输入/输出。`timescale 1ns / 1ps////////////////////////////////////////...原创 2018-10-05 10:13:37 · 3783 阅读 · 2 评论 -
verilog位拼接运算符细节问题
已经学习了五个月的FPGA了,在这个过程中遇到了很多问题,而因为位拼接运算符使用错误,导致两天都没有看出什么毛病。1、问题: FFT_data_temp[7:0]<={8{1}}; 这一条语句本意是想给 FFT_data_temp寄存器都赋值为1,用chipscope抓取之后,会看到只有 FFT_data_temp[0]为1,为其他的 FFT_data_temp[6:0]...原创 2017-12-05 12:16:04 · 20445 阅读 · 3 评论 -
Verilog实现SPI通信(包括对任务和函数用法的讲解)
一、基本知识 1、SPI SPI是串行外设接口(Serial Peripheral Interface)的缩写。它是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线。SPI的通信原理很简单,它以主从方式工作,这种模式通常有一个主设备和一个或多个从设备,需要至少4根线,事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的,它们是SDI(数据输入)...原创 2020-03-05 22:56:43 · 5648 阅读 · 2 评论