自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 资源 (1)
  • 收藏
  • 关注

原创 Unity中实现碰撞检测的方式

碰撞检

2023-06-19 19:53:34 2844

原创 Hololens2在使用Socket通信时,无法同步消息

Hololens使用Socket通信时,眼镜端无法同步消息,而使用UNet通信时可以正常使用。

2023-06-19 19:36:40 295

原创 Leetcode 24:. 两两交换链表中的节点(C++)

【代码】Leetcode 24:. 两两交换链表中的节点(C++)

2023-04-10 10:09:02 125

原创 Leetcode 206:反转链表(C++)

Leetcode 206:反转链表。递归和非递归

2023-04-10 09:20:45 132

原创 C++面试总结

C++面试问题;数据库;计算机网络;linux

2023-03-29 22:36:18 271

原创 常见的十进制代码(8421码,余3码,2421码,5211码,余3循环码,格雷码)

常见的十进制代码(8421码,余3码,2421码,5211码,余3循环码,格雷码)

2022-11-16 10:36:53 9290

转载 rust安装与部署

使用 Visual Studio Code 作为我们的开发环境;rust安装;部署;安装 Rust 编译工具;rust插件;rust-analzyer

2022-10-13 10:03:12 453

原创 Verilog学习笔记(5):Verilog高级程序设计

verilog学习笔记;verilog知识总结;verilog考试知识点汇总;Verilog高级程序设计;数字电路系统设计;加法器树乘法;Wallace树乘法器;复数乘法器;FIR滤波器设计;片内存储器的设计;FIFO设计;键盘扫描和编码器;log函数的Verilog设计;CORDIC算法的Verilog实现;总线控制器设计;UART接口控制器;SPI接口控制器

2022-10-10 15:09:43 2680

原创 Verilog学习笔记(4):仿真验证与Testbench编写

verilog知识总结;verilog考试知识点汇总;仿真验证与Testbench编写;Verilog电路仿真和验证概述;Verilog测试程序设计基础;Testbench及其结构;Verilog仿真结果确认;Verilog仿真效率;典型测试向量的设计;$display和$write;$monitor与$stobe;$time和$reltime;$finish和$stop;$readmemh和$readmem;$random;信号时间赋值语句;时间延迟;边沿触发时间控制;电平敏感事件控制;任务和函数

2022-09-29 10:37:50 8267 1

原创 Verilog学习笔记(3):Verilog数字逻辑电路设计方法

verilog学习笔记;verilog知识总结;verilog考试知识点汇总;Verilog数字逻辑电路设计方法;数字加法器;数据比较器;数字编码器;数字译码器;奇偶校验器;时序电路;触发器;D触发器;带复位端D触发器;复杂功能D触发器;T触发器;计数器;二进制计数器;任意模数的计数器;移位寄存器;序列信号发生器;有限同步状态机

2022-09-23 10:08:09 9837

原创 PN结的单向导电性

空心圆为空穴,实心圆为自由电子,p区带正电,n区带负电。限流电阻R是限制电流过大,保护作用。PN结的导通电压:Ge(锗)管:0.2v~0.3v,Si(硅)管:0.6v-0.7v;加反向电压时会有少子的漂移运动,有微弱电流。这里的电流对温度敏感。是温度当量,将温度转化为电压,室温下为26mv;U为PN结上加的电压,,起码几百mv;正向电流克服耗尽层电压使电路导通。##3,PN结的伏安特性曲线。

2022-09-21 11:15:04 1637

原创 Verilog学习笔记(2):Verilog程序设计语句和描述方式

verilog学习笔记;verilog知识总结;verilog考试知识点汇总;Verilog程序设计语句和描述方式;数据流建模;连续赋值语句;行为级建模;过程语句;语句块;过程赋值语句;过程性连续赋值语句;条件分支语句;循环语句;结构化建模;模块级建模;门级建模;开关级建模

2022-09-20 11:07:00 3721

原创 Verilog学习笔记(1):Verilog基础知识

verilog学习笔记;verilog知识总结;verilog考试知识点汇总;Verilog基础知识;Verilog语法要素;空白符;注释符;标识符;关键字;转义标识符;数值;数据类型;物理数据类型;连线型和reg型数据类型的声明;存储器型;抽象数据类型;运算符和表达式;算术操作符;关系操作符;相等关系操作符;逻辑运算符;按位运算符;归约运算符(缩位运算符);移位操作符;条件运算符;连接和复制运算符;模块的基本概念;模块的基本概念;端口

2022-09-19 10:19:40 1955 1

原创 ModelSim仿真错误:can`t read “Startup(-L)“: no such element in array

ModelSim仿真错误:can`t read “Startup(-L)”: no such element in array。

2022-09-17 11:11:05 2204

原创 ruoyi微服务更换工程名报错:JWT strings must contain exactly 2 period characters. Found: 0

JWT strings must contain exactly 2 period characters. Found: 0

2022-09-15 20:43:55 1562

原创 quartus执行时序仿真时调用Modelsim程序错误:Error:Can’tlaunch the ModelSim-Altera software

Error:Can’tlaunch the ModelSim-Altera software – the path to the location of theexecutables for the ModelSim-Altera software were not specified or theexecutables were not found at specified path.- quartus执行时序仿真时调用Modelsim程序错误

2022-09-14 13:05:42 4305

DOSBox 0.74-3+debug.exe+cmospwd-5.0

DOSBox 0.74-3+debug.exe可清除,查看bios密码

2022-09-21

3dsmax官方杀毒脚本

3dsmax官方杀毒脚本

2022-09-09

三人抢答器,Verilog实现.zip

以Verilog HDL硬件描述语言作为平台,结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠,实用于多种智力竞赛活动。artus II工具软件完成了Verilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。

2020-04-22

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除