24、Altera Nios嵌入式微处理器系统设计全解析

Altera Nios嵌入式微处理器系统设计全解析

1. 引言

Altera的Nios嵌入式微处理器自2000年秋季推出以来，为软核嵌入式处理器设定了标准。它是一款可配置的通用RISC处理器，能轻松与用户逻辑集成，并可被编程到任何具有足够逻辑资源的Altera FPGA中。

最初的Nios处理器采用双地址（RA ← RB □ RB）流水线RISC架构，指令为16位，数据路径可由用户选择16位或32位。它最多有512个寄存器，程序员一次可见32个寄存器的滑动窗口。该处理器附带一个SOPC库，包含许多可配置的标准软外设，适用于各种应用。Altera的Nios开发系统取得巨大成功的一个主要原因是，在GUI中进行IP块参数化时，除了生成功能齐全的微处理器外，还会同时生成包括基于GCC的C/C++编译器在内的所有必要软件工具。在推出后的前3年里，Nios售出了超过10000套系统，客户超过3000家。最初，SOPC构建器生成Nios处理器及其外设的（未加密）VHDL或Verilog源代码，这在如今的IP块中是非常罕见的。

2004年推出的第二代处理器Nios II更符合其他标准32位处理器的规格。寄存器数量固定为32个，指令和数据长度均为32位，采用三地址（rC ← rA □ rB）架构，且所有文件均已加密。Nios II有三种版本：经济型（/e）、标准型（/s）和快速型（/f）。所有Nios II都包含以下组件：
- 32 × 32寄存器文件
- 算术逻辑单元（ALU）
- 自定义指令逻辑接口
- 异常控制器
- 内部中断控制器
- 内存管理单元（MMU）
- 指令和数据的紧密耦合内存接口

此外，还