Xilinx zynq系列pcie xdma通信（二）：下位机PS端

最新推荐文章于 2024-08-09 07:03:14 发布

kunkliu

最新推荐文章于 2024-08-09 07:03:14 发布

阅读量2.7k

点赞数 1

分类专栏： # zynq

原文链接：https://blog.csdn.net/qq_31847339/article/details/107285784

版权

zynq 专栏收录该内容

56 篇文章 69 订阅

订阅专栏

本文详细介绍了在Zynq平台上如何通过SDK设置PS端程序，验证DDR3内存的读写。首先新建SDK项目，配置内存范围和堆栈大小，然后编写简单的HelloWorld程序，通过内存读写测试。接着生成FSBL工程，最后烧录程序到Flash中，以实现从Flash启动并测试DDR3读写功能。

摘要由CSDN通过智能技术生成

在上一篇博文中介绍了PL端的设置，本文继续介绍PS端的设置。PS端仅用于验证上位机读写DDR3是否正确，因此相对比较简单。

一、新建SDK项目

在生成好bit文件之后先Export Hardware

启动SDK

打开SDK后界面如图，可以看到自动生成了一个platform_0的文件夹，这个文件夹里的内容就是之前文章中zynq的一些配置内容。当工程目录发生更改后，SDK又会再自动生成一个platform。platform文件夹删除后，重启SDK可自动重新生成platform配置信息。

PS端程序主要对DDR3内存进行读写，用来验证上位机通过PCIE对DDR3的读写是否正确，因此这里只写一个简单的hello world程序。先new一个application project。

填好工程名，OS Platform选standalone或者FreeRTOS无所谓，因为我比较习惯有操作系统的，因此选了FreeRTOS，然后单击next

选择FreeROTS Hello World，然后finish即可

二、工程配置方法简介

工程建完以后我们有得到了两个新的文件夹，pcie_test和pcie_test_bsp。其中前者相当于用户工程，后者为xilinx库函数。我们先关注pcie_test中的lscript.ld文件，双击打开以后可以查看/修改当前的ddr3内存范围、堆栈大小。根据xilinx芯片手册介绍0x00000000~0x000FFFFF的地址是有其他功能的，因此我们可以使用的ddr3范围是0x00100000~0x3FFFFFFF。

另一个比较重要的配置文件就是pcie_test_bsp中的system.mss文件，打开后选择Modify this BSP's Setting，可以设置库文件的一些配置，比如当前操作系统的一些配置等等。测试程序没啥特殊需求，这两个文件保持默认即可。

三、修改主函数

打开pcie_test工程中的freertos_hello_world.c文件，更改为以下代码。main函数中新建一条default线程，入口函数为defaultTask，然后开启任务调度，freertos操作系统即开始运行。在defaultTask中，先向内存地址0x24000000（在刚才说的内存范围中随便选了一个地址）中写入了123456789，然后每隔1秒读一次该内存地址中的数据查看是否被更改。此处Xil_Out32和Xil_In32为xil_io.h中的内存读写函数，看了下源代码，其实Xil_Out32就相当于*(u32*)(0x24000000) = 123456789，Xil_In32相当于data = *(u32*)(0x24000000)。

#include “FreeRTOS.h”
#include “task.h”
#include “queue.h”
#include “timers.h”
#include “xil_printf.h”
#include “xparameters.h”
#include “xil_io.h”

/-----------------------------------------------------------/
static void defaultTask( void *pvParameters );

/-----------------------------------------------------------/
static TaskHandle_t defaultTask_h;

int main( void )
{
xTaskCreate(defaultTask, /* The function that implements the task. /
( const char * ) “default”, / Text name for the task, provided to assist debugging only. /
configMINIMAL_STACK_SIZE, / The stack allocated to the task. /
NULL, / The task parameter is not used, so set to NULL. /
tskIDLE_PRIORITY, / The task runs at the idle priority. */
&defaultTask_h );
vTaskStartScheduler();
for( ;; );
}

/-----------------------------------------------------------/
static void defaultTask( void *pvParameters )
{
u32 data = 0;
Xil_Out32(0x24000000,123456789);
xil_printf( “Data written\r\n” );
for( ;; ){
data = Xil_In32(0x24000000);
xil_printf(“data is:%d\n”,data);
vTaskDelay(100);
}
}

四、生成FSBL工程

测试程序写完了，普通程序可以通过jtag烧写（掉电不保存），但是想要测试PCIE就必须烧到Flash中（SD卡也不行，似乎是启动太慢），因此为了烧写进FLASH，并从FLASH启动，我们还要生成一个fsbl（first stage bootloader，第一阶段启动引导）工程。同样new一个Application Project，填好名称，OS使用默认的standalone裸机运行即可，单击next

然后选择Zynq FSBL并finish

五、烧录程序

分别选中两个工程文件，点击编译按钮

完成之后右键fsbl工程，选择create boot image来生成需要烧录的bin文件，上面是文件输出位置，默认即可，下面的两个文件，第一个是fsbl.elf，作为bootloader，第二个是之前PL端编译生成的bit文件，我们需要把真正实现我们需求的工程文件pcie_test.elf加进去。依次点击add，browswer找到当前工程目录下的pcie_test.elf文件，并添加。