【ZYNQ】XDMA PL端配置说明

前言

Xilinx DMA/Bridge Subsystem for PCI Express® （PCIe®）可配置为PCI Express与AXI存储器空间之间的高性能直接存储器访问（DMA）数据移动器或桥接器。两种配置情况具体描述如下：

1.DMA

该核可通过AXI Memory Mapped接口或者通过AXI Streaming接口来配置，以支持直接连接至RTL逻辑。在PCIe地址空间与AXI地址空间之间可使用所提供的字符驱动程序通过以上任一接口进行高性能块数据移动。除了基本DMA功能外，DMA还支持最多4条上游和下游通道、支持PCIe流量绕过DMA引擎（主机DMA旁路），还支持通过可选描述符旁路来管理来自FPGA互连结构的描述符，以满足需要最高性能和最低时延的应用的需求。

2.PCIe Bridge

接收到的PCIe数据包将被转换为AXI流量，接收到的AXI流量则将被转换为PCIe流量。桥接功能适合需要快速轻松访问PCI Express子系统的AXI外设使用。桥接功能可用作为端点（Endpoint）或根端口（Root Port）。

3.DMA/Bridge Subsystem for PCI Express®

DMA/Bridge Subsystem for PCI Express®支持在主机存储器与DMA子系统之间移动数据。具体方式是对包含有关源、目标以及要传输的数据量的信息的“描述符”进行操作。这些直接存储器传输可在主机到卡（H2C）和卡到主机（C2H）传输中执行。DMA可配置为包含单个AXI4主