Zynq UltraScale+ MPSoC - Debugging FSBL application does not show source code

https://china.xilinx.com/support/answers/69269.html
https://china.xilinx.com/support/answers/71671.html

I am debugging my FSBL on a Zynq UltraScale+ MPSoC and I cannot see the source code when debugging, only assembly. 

 

解决方案

The default settings of the FSBL application includes the standard link optimization. 

In order to debug the code, remove the "-flto" flag from the Miscellaneous compiler options.

https://china.xilinx.com/support/answers/71671.html

描述

FSBL 应用上的 Xilinx 系统调试器 (XSDB) 不允许进行 c 代码调试，也不允许在 FSBL 代码中存放断点。

这是因为设置了用于优化代码量的标志。

解决方案

要解决该问题，请打开 FSBL 应用的 C/C++ 设置。

在“ARM v8 gcc 编译器”-> 其它 -> 其它标志下，请注意以下设置：

-c -fmessage-length=0 -MT"$@" -Os -flto -ffat-lto-objects

移除优化和链接时间优化的标志，如下：

-c -fmessage-length=0 -MT"$@"

在重新编译并重启调试会话之后，应该会出现 C 符号，而且存放断点的作用应该和预期的一样。