PCIe扫盲——PCIe配置空间寄存器快速定位表

最新推荐文章于 2025-04-17 23:34:39 发布
最新推荐文章于 2025-04-17 23:34:39 发布
阅读量4.2k 收藏 5
点赞数
分类专栏： # PCIe扫盲

转载地址：http://blog.chinaaet.com/justlxy/p/5100058234

PCI Express的配置空间结构图如下图所示，为了能够快速定位相关寄存器的描述在PCIe Spec中的位置，整理了一个表格，顺便分享到我的博客上。

image.png

注：这个表格是基于PCIe Spec V2.0的，也就是Gen2的Spec正式版。其中有很多空白的地方，只是在Gen2中没有明确定义，但是在Gen3/Gen4可能会被用到的。具体以Spec为准，

 

Code Name

Structure Name

Description

Location (Spec V2.0)

Header

   

N/A

Type 0 Header

First 64 bytes of non-bridge function

p432

N/A

Type 1 Header

First 64 bytes of bridge function

P434

PCI Capability Structures (CAP)

   

CAP01

Power Management Capability Structure

Power management related regs

P438

CAP02

AGP Capability Structure

  

CAP03

Vital Product Data Capability Structure

  

CAP04

Slot Numbering Capability Structure

  

CAP05

MSI Capability Structure

  

CAP06

   

CAP07

PCI-X Capability Structure

  

CAP08

Hyper Transport Capability Structure

  

CAP09

Vendor Specific Capability Structure

  

CAP0A

   

CAP0B

   

CAP0C

   

CAP0D

PCI Bridge Subsystem Vendor ID

  

CAP0E

   

CAP0F

   

CAP10

PCI Express Capability Structure

Access to all PCIe capability and   control regs

p440

CAP11

MSI-X Capability Structure

  

CAP12

SATA Data/Index Configuration

  

CAP13

Advanced Features Capability Structure

  

CAP14

Enhanced Allocation Capability Structure

  

CAP15

Flattening Portal Bridge Capability   Stru.

  

PCI Express Extended Capability   Structures (ECAP)

   

0000

Null Capability Structure

Next capability offset

 

0001

AER Capability Structure

Advanced Error Reporting

p495

0002

Virtual Channel Capability Structure

Virtual Channel & Traffic Class   related regs

p510

0003

Device Serial Number Capability Stru.

Provides a globally unique ID for this   device

p525

0004

   

0005

RC Link Declaration Capability   Structure

Declare a RC’s internal topology

p527

0006

RC Internal Link Control Capability   Stru.

Status and control regs for RC’s   internal link

p535

0007

RC Event Collector Endpoint Association

 

p551

0008

Multi-Function VC Capability Structure

MFVC related regs

p552

0009

   

000A

RC Registers Block Header

RCRB related regs

p568

000B

Vendor-Specific Capability Structure

Holds vendor-defined information

p565

000C

   

000D

Access Control Services Capability   Stru.

ACS related regs

p545

000E

   

000F

   

0010

   

0011

   

0012

   

0013

   

0014

   

0015

   

0016

   

0017

   

0018

   

0019

   

001A

   

001B

   

001C

   

001D

   

001E

   

001F

   

0020

   

0021

   

0022

   

0023

   

0024

   

0025

   

0026

   

0027

   

0028

   

0029

 
pci桥与pcie设备部分寄存器相关寄存器
10-20
pcie寄存器配置，配置pci基本空间，及部分基本寄存器介绍
PCIe——配置空间寄存器
知识，既贵，又便宜。
02-06 1万+
每一个PCI设备都有一个256 byte的配置寄存器空间，它分为64 byte的头标区（如下图所示，固定不变）和192 byte 的设备关联区（设备自己独有）
pcie协议中关于pcie能力寄存器部分的内容简述
最新发布
u011626321的博客
04-17 551
在进行电源管理设计和验证时，要关注对应slot配置相关寄存器内容，在进行物理层建链时，要关注link配置相关寄存器，确认速率和lane数量与设计值保持一致。同时，在进行TLP的测试时，要关注最大payload值和RCB值，这些会影响两端设备的通信速率，并影响大数据量下的具体拆分TLP报文包数量。0x0 : 描述了pcie的能力寄存器ID和下一个能力的寄存器位置，同时高16bit指示了pcie的能力寄存器信息。0x8/0x28则描述了设备的配置寄存器使能和配置值，+设备的状态。第二部分：设备能力寄存器。
PCIe 配置空间：Status 寄存器
程序员仓库
05-28 7278
1. Status 寄存器位置 2. Status 寄存器细节 2.1 特殊位 对于 PCIe 设备，status 寄存器中有几个 bit 的值是固定的。 Bit 4：Capability List，该位必须为 1，因为 PCIe 设备中有些 Capability 是必须的。 Bit 5：66 MHz Capable，该位必须为 0，PCIe 中用不到。 Bit 7：Fast Back-to-Back Capable，该位必须为 0，PCIe 中用不到。 Bit 9~10：DEVSEL Timing，
PCIe总线-配置空间介绍（三）
非专业业余程序员
04-21 7937
配置空间是PCIe设备/桥的标识符，其保存了设备/桥的信息。主机在枚举设备/桥的时候需要先访问配置空间，获取设备厂家、型号、类型、所需资源等信息，然后再分配资源，最后才能访问PCIe设备的存储或IO地址空间。PCIe总线规定了三种类型的配置空间，分别是PCIe Agent设备使用的配置空间、PCIe桥使用的配置空间和Cardbus桥片使用的配置空间，本节只介绍前两种。
PCI的Primary Bus Number寄存器、Subordinate Bus寄存器、Secondary Bus Number寄存器
weixin_41230430的博客
07-23 2243
在PCI总线桥的配置空间中，有几个重要的寄存器用于描述和管理与该PCI桥连接的PCI总线的编号和层次结构。这两个寄存器在PCI设备的配置空间中是基础性的配置寄存器，用于建立和维护整个PCI总线系统的层次结构和拓扑关系。它们的设置确保了PCI设备及其所连接的其他PCI设备在总线系统中的正确识别和通信。
pci配置基地址_PCIe扫盲——基地址寄存器（BAR）详解
weixin_39962285的博客
12-18 2237
基地址寄存器(BAR)在配置空间(Configuration Space)中的位置如下图所示：其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，通常1~3个BAR比较常见。主要注意的是，如果某个设备的BAR没有被全部使用，则对应的BAR应被硬件全被设置为0...
PCIe扫盲,pcie扫盲系列博文
04-20
总的来说，PCIe扫盲系列涵盖了从物理层的信号传输到高层的中断机制、配置空间管理，再到系统级的性能评估和电源管理。这些知识对于理解PCIe如何在现代计算环境中高效运作，以及如何优化系统性能具有极大的价值。通过...
pcie握手机制_PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生
weixin_32493245的博客
12-31 659
链路唤醒机制可以让处于非D0状态的Endpoint，通过唤醒来请求Root(软件层)让其返回D0状态。PCIe PM的软件层和PCI PM是兼容的，尽管其硬件实现方式并非完全相同。PCI PM的唤醒机制是通过一个边带信号来实现的，而PCIe PM还支持一种inband的PME消息(Power Management Event Message)来实现这一功能。需要注意的是，PME消息本质上也是Mes...
pcie握手机制_【博文连载】PCIe扫盲——Ack/Nak 机制详解（一）
weixin_39716043的博客
12-22 812
原标题：【博文连载】PCIe扫盲——Ack/Nak 机制详解(一)前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用，接下来的几篇文章中将对Ack/Nak机制进行详细地介绍。Ack/Nak是一种由硬件实现的，完全自动的机制，目的是保证TLP有效可靠地传输。Ack DLLP用于确认TLP被成功接收，Nak DLLP则用于表明TLP传输中遇到了错误。 如上图所示，发送方会对每一个T...
1.1 PCI&PCIE 配置寄存器访问
pwl999的博客
10-11 7742
1、PCIE 寄存器的总体结构：PCI的配置寄存器空间为256个字节大小。PCIE扩展了配置寄存器空间，大小为4096的字节。PCIE配置寄存器的整体分布如下图所示：从上图可见，整个PCIE配置空间被分成了3部分，其中0-FF为PCI兼容的配置空间，100-FFF为PCIE扩展的空间。每部分的作用大概如下： a、0-3F ：这部分的配置空间是标准的PCI配置空间头，是每个PCI/PCIE设备都必
PCIe配置空间：Base 和 Limit 寄存器
程序员仓库
08-04 4297
1. 基础知识 当 PCIe Function 的 BAR（Base Address Register）被 RC 进行配置之后，它就知道了自己被分配的地址段是多少。当 PCIe Function 收到一个 TLP 之后，会将该 TLP 访问的地址与自己的 BAR 中配置的地址段进行匹配，如果能匹配上，则进行处理。 对于 RC 或者 Switch，必须要知道它们的下游端口（Downstream Port）连接的设备所占用的地址空间在哪个区段。只有这样，当 RC 或者 Switch 收到 TLP 之后，才能决定
python通过pcie读数据_在模块中读写pcie slot的寄存器状态
weixin_39906192的博客
12-08 843
#include #define PCI_EXP_SLTSTA_PDS 0x0040 /* Presence Detect State */#define PCI_EXP_SLTSTA_PDC 0x0008 /* Presence Detect Changed */#define PCI_EXP_SLTSTA 26 /* Slot Status ...
PCIE学习系列 一（PCIe概念、结构、配置空间寄存器）
qq_42208449的博客
08-24 1万+
PCIe的配置空间（Configuration Space）是一种用于存储和管理PCIe设备相关信息的特殊地址空间。它包含了设备的配置寄存器和扩展配置寄存器，这些寄存器用于描述设备的功能、性能、资源分配等信息，设备在出厂时，配置空间是有一些默认值的。
PCI/PCIe基础——配置空间分布
热门推荐
vc66vcc的博客
07-12 2万+
PCI配置空间由于PCI/PCIe设备分为Bridge和Agent两种，所以配置空间也有两种类型：其中Agent的配置空间类型称为Type 00h：简单介绍其中的几个寄存器的意义：Vendor ID，Device ID：标记了一个设备的生产厂商和具体的设备，比如Intel的设备Vendor ID通常是0x8086，Device ID就需要厂家自定义了，总之能够识别到具体是哪个设备就可以了。Stat...
PCIe扫盲——Base & Limit寄存器详解
justlxy的博客
05-12 1002
上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求（Request）是否属于自己或者自己的分支下的设备的呢？这实际上是通过Type1型配置空间Header中的Base和Limit寄存器来实现的，这篇文章来进行简单地介绍一下。 Base和Limit寄存器在Type1 Header中的位置如下图所示： Base和Limit寄存器分别确定了其所有分支下设备（The device that live bene
PCIE MSI-X Capability
yiyeguzhou100的专栏
04-07 1582
PCIE的MSI-X相关信息存在两个地方，一个是PCIE Capability中，存放MSI-X基本信息，主要包含MSI-X Table所在BAR地址相关信息（访问的MSI-X Table关键），另外一个是MSI-X Table，存放在bar空间中，标识中断的msg addr及对应的msg data(即中断vector)。pci_find_capability() 断定一个设备是否支持给定PCI权能，返回在设备PCI配置空间内所请求权能结构的地址，如果设备不支持这种权能，则返回0；
PCIe Capability结构寻址
奔跑的蜗牛的博客
07-10 2615
在PCI 总线的基本配置空间中，包含一个Capabilities Pointer 寄存器，该寄存器存放Capabilities 结构链表的头指针。在一个PCIe 设备中，可能含有多个Capability 结构，这些寄存器组成一个链表。这些内容存储在PCIe配置空间，它们描述的是PCIe本身的特性。其中每一个Capability 结构都有唯一的ID 号，每一个Capability 寄存器都有一个指针，这个指针指向下一个Capability 结构，这个链表的最后一个Capability。链表开始的指针地址为。
PCIe Capabilities List
muyiwushui的博客
06-20 3956
PCIe Capabilities List基本构成
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值