I2S 调试

本文详细介绍了I2S主时钟(Main clk)的调试过程,指出其重要性以及如何避免测量错误。通过设置PLL相关寄存器调整采样频率,并解决LRCLK时钟信号悬浮问题,通过配置I2S控制器为从模式来恢复正常工作状态。
摘要由CSDN通过智能技术生成
1. Main clk : 一般都是13M。
 
今天用示波器量了下音频Main clock时钟频率,很逗。开始量出来166Hz,后来觉得不对,把周期调小了下,才量出来12.99MHz。我说怎么可能这么低频率。
 
I2S总线的 PCLK 和 LRCLK 都是Main clk中分频出去的,频率才会低很多。如果Main clk只有166Hz, 还怎么分频。汗。。。还是挺幼稚呀。。
函数如下:
static int lm49350_set_mclk(int freq)
    {
        int err = 0;
        struct clk* mclk_parent;
        struct clk* mclk;
        unsigned long rate = (unsigned long)freq;
        mclk_parent = clk_get(NULL, "pll1_mclk");
        if (IS_ERR(mclk_parent)) {
            printk(KERN_ERR "[SND CODEC] Cannot get sensor input parent clock\n");
            err = PTR_ERR(mclk_parent);
            goto out;
        }
        mclk = clk_get(NULL, "clkout0_clk");
        if (IS_ERR(mclk)) {
            printk(KERN_ERR "[SND CODEC] Cannot get sensor input clock\n");
           
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值