lengye7的博客

1、100M 接口（Fast Ethernet快速以太网，也称百兆以太网）FE速率模式下各种MII（MediaIndependent Interface）接口对比：MII接口兼容10/100M以太网，由于占用管脚数太多，主要应用早期的设备接口中，在一般的高密度（8口）端口PHY以及MAC/switch芯片中已经很少使用。RMII(reduced MII)接口收发的数据位宽为2bit，...

作者：一博科技SI工程师 张吉权摘要：信号在媒质中传播时，其传播速度受信号载体以及周围媒质属性决定。在PCB（印刷电路板）中信号的传输速度就与板材DK（介电常数），信号模式，信号线与信号线间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高，对时序要求较高的源同步信号的时序裕量越来越少，因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK，串扰，过孔,蛇...

图1 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器； 保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。 如图1 。数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立...

这几天经常看到有关数字电路中建立时间（setup time）、保持时间（holdup time）以及延迟时间（delay）的讨论。自己也高不清楚，查了相关的资料，总算了解了一些。首先：建立时间和保持时间都是器件要求的特性。其中建立时间是器件输入端在时钟信号有效沿到来前，要求输入信号稳定不变的时间。保持时间是器件输入端要求输入信号在时钟信号有效沿到来后保持稳定不变的时间。如果输入信号不满足建立时...

建立时间与保持时间时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。1.1 建立时间与保持时间建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立...

就是这个了，一般在学校的时候都用的IEEE推荐符号。后面的基本上只能在旧文献和外国文献里面看见

http://www.eetop.cn/ 创芯网http://bbs.21ic.com/ 中国电子网技术论坛http://www.elecfans.com/ 电子发烧友

波特率与比特率自己理解了之后写个记录，如果有错，欢迎指正。1.比特率比特率顾名思义，是单位时间内传输了多少位（比特），单位是bit/s。波特率并不是比特率，只是有时候和比特率正好相等而已。2.编码要理解波特率，就要知道编码（调制）。举个简单的例子：01001111这串信号有8位（比特），如果一位一位的来看，那就是有两种不同的离散值0和1。但是假设现在经过调制，我们现在认为每两个bi...

数字电路的学习我选择的资料是《数字技术基础》阎石或者《数字逻辑电路基础》 江国强数字电路主要有以下几个部分：数制、逻辑代数、门电路、组合逻辑电路、触发器、时序逻辑电路、整形以及模数之间的转换等。学习数字电路的目的是为了能够学习后续的数字信号处理以及计算机组成等等。...