![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
HDL
lenlendenuan
这个作者很懒,什么都没留下…
展开
-
Verilog 有符号数无符号数混用
a,b,da,dm,dul都定义成有符号类型,下面这几行代码综合后仿真可以得到正确的运算结果。assign da= (reset==1) ? 6'sb0 :a+b;assign dm= (reset==1) ? 6'sb0 :a-b;assign mul= (reset==1) ? 11'sb0 :a*b;下面这几行代码当输入为负数时,结果错误,为什么呢?assign da原创 2015-04-04 21:13:30 · 1475 阅读 · 0 评论 -
64*64灰度图像均值滤波的Verilog实现
Verilog 均值滤波原创 2015-04-27 22:51:56 · 2653 阅读 · 1 评论