- 博客(2)
- 资源 (3)
- 收藏
- 关注
转载 USB 总线上电复位及枚举
http://fangjian0518.blog.163.com/blog/static/5591965620116283232431/ 1.当主机用轮询的方式检测到USB端口有新的设备插入时,主机就会给HUB发送总线复位命令,要求HUB进行总线复位。 设备连接到主机并初始化完成(Softconnect 位被设置为 1),主机检测到D+与D-之间有电压差,就认
2014-05-22 10:31:17 6263
原创 跨时钟域的寄存器访问
在verilog中,如果对于一个寄存器可能同时有两个时钟clk对其进行操作,为了防止读写冲突,需要做如下简单处理clk_f( fast时钟)和clk_s(slow时钟)clk_s对寄存器time_cnt进行写操作,clk_f对寄存器time_cnt进行读操作, 所以当clk_f边沿读取time_cnt的值得时候,time_cnt可能正是clk_s对寄存器写的时候,从而造成c
2014-05-09 18:50:01 2078
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人