原创连接:http://tscsh.blog.163.com/blog/static/2003201032013151544087/
新的内核模块编程中的make命令里有个M选项,如下:
make -C /lib/modules/$(shell uname -r)/build M=$(PWD) modules
M=$(PWD) 意思是返回到当前目录继续读入、执行当前的Makefile。
请参考:
从 2.4 到 2.6:Linux 内核可装载模块机制的改变对设备驱动的影响
这个M是kbuild的东西呢,还是make本来自己就有的东西呢?
按理说,它是make的一个参数,应该是make的东西,但是make的doc里又找不到,
如果是kbuild里的东西,它应该怎样来实现呢?
经查证这个M是内核根目录下的Makefile中使用的变量。
M是makefile脚本中的一个变量(variable)
# Use make M=dir to specify directory of external module to build
# Old syntax make ... SUBDIRS=$PWD is still supported
# Setting the environment variable KBUILD_EXTMOD take precedence
ifdef SUBDIRS
KBUILD_EXTMOD ?= $(SUBDIRS)
endif
ifdef M //如果没有定义或赋值M,此处M未定义(undefined)
ifeq ("$(origin M)", "command line") //如果定义了,此句用来判断M是否从命令行来
KBUILD_EXTMOD := $(M)
endif
endif
以下是来自:从 2.4 到 2.6:Linux 内核可装载模块机制的改变对设备驱动的影响
# Makefile2.6
ifneq ($(KERNELRELEASE),)
#kbuild syntax. dependency relationshsip of files and target modules are listed here.
mymodule-objs := file1.o file2.o
obj-m := mymodule.o
else
PWD := $(shell pwd)
KVER ?= $(shell uname -r)
KDIR := /lib/modules/$(KVER)/build
all:
$(MAKE) -C $(KDIR) M=$(PWD)
clean:
rm -rf .*.cmd *.o *.mod.c *.ko .tmp_versions
endif
KERNELRELEASE是在内核源码的顶层Makefile中定义的一个变量,在第一次读取执行此Makefile时,KERNELRELEASE没有被定义, 所以make将读取执行else之后的内容。如果make的目标是clean,直接执行clean操作,然后结束。当make的目标为all时,-C $(KDIR) 指明跳转到内核源码目录下读取那里的Makefile;M=$(PWD) 表明然后返回到当前目录继续读入、执行当前的Makefile。当从内核源码目录返回时,KERNELRELEASE已被被定义,kbuild也被启动去解析kbuild语法的语句,make将继续读取else之前的内容。else之前的内容为kbuild语法的语句, 指明模块源码中各文件的依赖关系,以及要生成的目标模块名。mymodule-objs := file1.o file2.o表示mymoudule.o 由file1.o与file2.o 连接生成。obj-m := mymodule.o表示编译连接后将生成mymodule.o模块。
补充一点,"$(MAKE) -C $(KDIR) M=$(PWD)"与"$(MAKE) -C $(KDIR) SUBDIRS =$(PWD)"的作用是等效的,后者是较老的使用方法。推荐使用M而不是SUBDIRS,前者更明确。
通过以上比较可以看到,从Makefile编写来看,在2.6内核下,内核模块编译不必定义复杂的CFLAGS,而且模块中各文件依赖关系的表示简洁清晰。
相关性扩展:
==========美丽的分割线===============
$(origin variable)详解
先说一下origin语法:origin函数不像其它函数。他并不直接操作变量的值,只是告诉你这个变量是从哪里来的?
其语法是:$(origin variable)
注意这里是变量的名字,不是引用,所以不要使用“$”字符。origin函数会以返回值告诉你这个变量的“出生情况”(这个变量从哪里来的?),下面来看一下origin函数的返回值好了。
我们先新建一个Makefile文件,内容是:
ifdef O
ifeq ("$(origin O)", "command line")
BUILD_DIR := $(O)
endif
endif
all :
echo $(origin O)
echo $(BUILD_DIR)
注意;这里的“O”是字母大写的o,不是数字0.
(1)返回值为"undefine"时,这个变量没有被定义过
直接在命令行中输入“make”,ifeq是比较两个变量是否相等,相等才执行后面的语句,显然这里并不相等,且因为BUILD_DIR没有定义,所以BUILD_DIR为空。
(2)返回值为“command line”时,这个变量是被命令行定义的。
在命令行中输入“make O=命令”
(3)返回值为“environment”时,这个变量是定义为环境变量。
我们先把 O定义为环境变量,然后再make
(4)返回值为“file”时,这个变量是定义在Makefile中。
我们在Makefile中再输入这么一行定义O变量的命令,然后make。
(5)返回值为“default”时,变量是默认定义的。‘
(6)返回值为“override”时,被override指示符重新定义
(7)返回值为“automatic”时,是一个命令运行中自动化变量
————————————————
原文链接:https://blog.csdn.net/zi_yang_/article/details/89181595
对modules的解释
对于指令后面的modules 则很少人会去解释.
其实在指令中module表明的意思是把驱动编译成模块,
好像整条指令省去这个modules也可以,即效果一样,
我没试过,所以只能说好像,因为规则会自动的默认编译成模块.