多周期CPU实验

1.数据通路图

与单周期CPU设计相比，图上增加IR指令寄存器，目的是使指令代码保持稳定，pc写使能控制信号PCWre，是确保pc适时修改，原因都是和多周期工作的CPU有关。ADR、BDR、ALUoutDR、DBDR四个寄存器不需要写使能信号，其作用是切分数据通路，将大组合逻辑切分为若干个小组合逻辑，大延迟变为多个分段小延迟。

2.控制信号作用

3.ALU运算功能表

4.实验内容

5.设计思路

(1)模块化

根据数据通路图设计各个子模块，分别是：PC、PCAddFour、PCAddImm、PCJump、InsMem、ControlUnit、RegisterFile、Extend、ALU、DataMem、IR、ADR、BDR、ALUOut、ALUm2dr、DataSelect(总共有6出选择，分别是：data1的选择、data2的选择、ALUorMem的选择、RegDst的选择、pcNext的选择、writeData的选择)

(2)分阶段

分阶段通过控制信号和时钟信号的改变，使得在取指->译码->执行->存储->写回各个阶段的操作不同，从而与单周期CPU区分。一开始的时候令我困惑不解的是多周期难道不也是在译码的时候就知道所有的控制信号吗？后来思