系分 - 计算机组成与体系结构

考点摘要

编码及浮点数运算（★）
Flynn分类法（★）
CISC与RISC（★★★）
流水线技术（★★★）
计算机组成（★）
存储系统（★★★★★）
总线（★★）
校验码（★）

浮点数

表示：

N = 基数^E * F

E：指数，阶码（阶码 == 指数） F：尾数

例如：83可以写成10¹*8.3 101写成2¹*10.1

运算过程：

对阶 >>> 尾数计算 >>> 结果格式化

特点：

1) 一般尾数用补码，阶码用移码

2) 阶码的位数决定数的表示范围，位数越多范围越大

3) 尾数的位数决定数的有效精度，位数越多精度越高

4) 对阶时，小数向大数看齐

5) 对阶是通过较小数的尾数右移实现的

总结：

浮点数的精度由尾数部分来确定，范围则取决于阶码的长度

阶码越大，所表示的浮点数范围越大

尾数的位数越大，所表示的浮点数精度越高

例题1：

在这里插入图片描述

例题1解析与答案：

答案：C

Flynn分类法

体系结构类型	控制部分	处理器	主存模块	关键特性	代表
单指令流单数据流SISD	1个	1个	1个	适用于单片机	单处理器系统
单指令流多数据流SIMD	1个	多个	多个	各处理器以异步的方式执行同一条指令	并行处理器，阵列处理器，超级向量处理器，GPU
多指令流单数据流MISD	多个	1个	多个	被证明是不可能，至少不实际	目前没有，文献中说流水线计算机为此类
多指令流多数据流MIMD	多个	多个	多个	能够实现作业，任务，指令等各级全面并行	多核处理器(SMP、BMP、MP)，多处理机系统(MPP)，多计算机

Flynn分类法是计算机体系结构分类法，两个指标：一个是指令流一个是数据流组成。

单指令流单数据流已经基本看不到了，除了在嵌入式单片机中还在使用外。

多指令单数据流这个分类，目前只有理论价值。

总结：

凡是带有多关键字（多指令、多数据流），主存模块就是多个，否则为单个。

数据流，代表处理器个数。单数据流，代表处理器为1个；多数据流，处理器为多个。

指令流，代表控制部分个数。单指令，代表控制部分为单个；多指令，控制部分为多个。

例题2：
在这里插入图片描述

例题2答案与解析：

答案：A D

例题3：
在这里插入图片描述

例题3答案与解析：

答案：C

解析：GPU采用的是“单指令流多数据流SIMD”。

例题4：
在这里插入图片描述

例题4答案与解析：

答案：B

解析：并行处理器MPP属于MIMD，MPP对于互连网络，需采用“专用的高速的网络”实现。

CISC与RISC

指令系统类型	指令特点	寻址方式	实现方式	其它
CISC（复杂）	数量多，使用频率差别大，可变长格式	支持多种	微程序控制技术（微码）	研制周期长
RISC（精简）	数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存	支持方式少	增加了通用寄存器，硬布线逻辑控制为主，适合采用流水线	优化编译，有效支持高级语言

复杂指令集计算机（CISC,Complex Instruction Set Computers）

精简指令集计算机（RISC,Reduced Instruction Set Computers）

例题5：

在这里插入图片描述

例题5答案与解析：

答案：B

流水线技术

流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的，它们可同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度。

流水线执行时间：多个指令完成各个阶段流水线步骤的时间。

流水线周期：为执行时间最长的一段，通常用 △t 代表

计算公式：1条指令执行时间 +（指令条数 - 1）* 流水线周期

理论公式：( t₁ + t₂ + … + t_k ) + ( n - 1 ) * △t

实践公式：k * △t + ( n - 1) * △t

注：解题中，先用理论公式，未得到解再用实践公式。

流水线吞吐率：ThroughPut rare，指在单位时间内流水线所完成的任务数量或输出的结果数量。

计算流水线吞吐率的公式：TP = 指令条数 / 流水线执行时间

流水线的最大吞吐率：TPmax = 1 / △t

流水线加速比：完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。

计算流水线加速比的公式：不使用流水线执行时间 / 使用流水线执行时间

例题6：
在这里插入图片描述

例题6答案与解析：

答案：B C

解析：流水加速比 = 不使用流水线执行时间 / 使用流水线执行时间

(2+1+3+1+2) * 10 / (2+1+3+1+2) + (10 - 1) * 3 = 5 / 2

流水线技术 - 超标量流水线

一条指令的执行过程可以分解为取指、分析和执行三步

在取指时间t_取指=3△t、分析时间t_分析=2△t、执行时间t_执行=4△t的情况下

若按流水线的方式执行，流水线周期为（）△t，则10条指令全部执行完需要（ ) △t。

解析：

流水线周期为：为执行时间最长的一段指令，故为 4 △t。

10条指令全部执行完需要多少 △t？

按照流水线计算公式，(3 + 2 + 4) + (10 - 1) * 4 = 45，故为 45 △t。

度为2的超标量流水线,执行时间为（）△t ？

解析：

10条指令，度为2，所以 10 / 2 = 5

按照流水线计算公式，(3 + 2 + 4) + (5 - 1) * 4 = 25，故为 25 △t。

度为3的超标量流水线,执行时间为（）△t ？

解析：

10条指令，度为3，所以 10 / 3 = 4（取天花板数）

按照流水线计算公式，(3 + 2 + 4) + (4 - 1) * 4 = 21，故为 21 △t。

例题7：
在这里插入图片描述

例题7答案与解析：

答案：B C

解析：(1 + 1 + 1) + (16 - 1) * 1 = 18

16条指令，度为4，所以 16 / 4 = 4

按照流水线计算公式，(1 + 1 + 1) + (4 - 1) * 1 = 6，故为 6△t

计算机组成

在这里插入图片描述
CPU组成如下：

运算器	1 算术逻辑单元ALU：数据的算术运算和逻辑运算 2 累加寄存器AC：通用寄存器，为ALU提供一个工作区，用于暂存数据 3 数据缓冲寄存器DR：写内存时，暂存指令或数据 4 状态条件寄存器PSW：存状态标志与控制标志（争议：也有将其归为控制器的）
控制器	1 程序计数器PC：存储下一条要执行指令的地址 2 指令寄存器IR：存储即将执行的指令 3 指令译码器ID：对指令中的操作码字段进行分析解释 4 时序部件：提供时序控制信号

例题8：
在这里插入图片描述

例题8答案与解析：

答案：A

冯·诺依曼结构

冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。

特点：

一般用于PC处理器,如l3，15，I7处理器
指令与数据存储器合并在一起
指令与数据都通过相同的数据总线传输

哈佛结构

哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。

特点：

一般用于嵌入式系统处理器（DSP）数字信号处理（DSP，Digital Signal Processing）
指令与数据分开存储，可以并行读取，有较高数据的吞吐率
有4条总线：指令和数据的数据总线与地址总线

存储系统 - 层次化存储结构

在这里插入图片描述

主存储器
英文	名称	定义说明
RAM	随机存取存储器	它可以分为动态RAM和静态RAM两种。DRAM中的信息会逐渐消失。SDAM是信息不会消失只要不断电。
ROM	只读存储器	用于系统BIOS或者是微程序控制。
PROM	可编程存储器	只能进行一次写入操作的ROM
EPROM	可擦除的PROM	既可读又可写，可以多次写入。写入前用紫外线照射15分钟来擦去数据。
E2PROM	电可擦除EPROM	与EPROM相比，其他都一样，只是在写入数据前，不需要将数据都擦去后再写入
FlashMem	闪速存储器	其性能在EPROM和E2PROM之间，删除速度远快于EPROM，但还不能进行字节级的删除操作。
CAM	相联存储器	是一种基于数据内容进行访问的数据设备。其他都是基于地址的访问。因为是基于数据，所以速度比其他的主存储器方式来说要快很多。
主存分为两类：随机存取存储器和只读存储器。随机存取存储器有DRAM和SRAM两种，而ROM，PROM，EPROM，E2PROM这些都是属于只读存储器。ROM哪怕是掉电了，依然是可以存储相应的信息的。
辅助存储器
Tape	磁带存储器	顺序存储的设备，存储的容量大，存取时间长，价格便宜
HardDisk	磁盘存储器	磁盘的存取时间包括：寻道时间和查找时间
RAID	廉价磁盘冗余阵列	用多个较小的磁盘存储器替换单一大容量的磁盘存储器，RAID一共分八个等级
CD-ROM	光盘存储器	利用激光束在记录表面存储信息
Cache存储器
Cache特点	提高CPU数据输入输出的速率，突破冯诺依曼瓶颈，即CPU与存储系统间数据传送带宽限制。
Cache概念	使用Cache改善系统性能的依据是程序的局部性原理，因为Cache是计算机体系中访问速度最快的层次。
寄存器
定义	CPU内的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，寄存器有累加器(ACC)。

注：在做选择题时，问访问速度最快的是哪部分？有寄存器选项的优先选择寄存器，没有寄存器选项的，选Cache。

例题9：
在这里插入图片描述

例题9答案与解析：

答案：D

存储系统 - Cache

Cache == 高速缓冲存储器

Cache的功能：提高CPU数据输入输出的速率，突破冯·诺依曼瓶颈，即CPU与存储系统间数据传送带宽限制。

在计算机的存储系统体系中，Cache是访问速度最快的层次。

Cache是为了解决高速运行的CPU与主存储器之间速度不匹配的问题。

Cache对程序员来说是透明的。

透明的理解，可以理解为“透明人”，意味着看不到，所以“CPU对Cache寻址由硬件自动完成的”。

使用Cache改善系统性能的依据是程序的局部性原理。（时间局部性，空间局部性）

时间局部性	一条指令执行后不久可能再次执行，例for循环
空间局部性	访问了一个元素，不久它旁边的元素可能被执行，例数组
工作集原理	频繁访问的页面集合打包起来，一起调用短时间不会替换，提高效率

例题10：
在这里插入图片描述

例题10答案与解析：

答案：A

解析：高速缓存即是Cache，Cache对程序员来说是透明的（Cache寻址硬件自动完成）。

例题11：
在这里插入图片描述

例题11答案与解析：

答案：B

存储系统 - Cache的命中率

Cache访问时间 = 命中率 * 访问Cache时间 + (1 - 命中率) * 访问主存时间

典型例题：某计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，已知该 Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为ns。

解：(10 * 98% + 100 * 2%) + (10 * 95% + 100 * 5%) * 20%

存储系统 - Cache的页面淘汰

Cache和CPU的映像（映射）方法
直接相联映像	优点是地址变换很简单，速度快缺点是不灵活，块冲突率高
全相联映像	Cache和内存全部映射优点位置不受限制，十分灵活，冲突率低缺点是无法从主存块中直接获得Cache的块号，变换比较复杂，速度慢只适用于小容量的Cache
组相联映像	折中上面两种方式距离CPU较近位置可以采用直接映像或者组相联印象距离CPU较远可以采用全相联映像冲突率居中
Cache页面淘汰算法
随机算法	最简单的替换算法。随机法完全不管Cache块过去、现在及将来的使用情况，简单地根据一个随机数，选择一块替换掉。
先进先出FIFO	按调入Cache的先后决定淘汰的顺序，即在需要更新时，将最先进入Cache的块作为被替换的块。这种方法要求为每块做一记录，记下它们进入Cache的先后次序。这种方法容易实现，而且系统开销小。其缺点是可能会把一些需要经常使用的程序块（如循环程序）替换掉。
近期最少使用LRU	LRU算法是把CPU近期最少使用的块作为被替换的块。这种替换方法需要随时记录Cache中各块的使用情况，以便确定哪个块是近期最少使用的块。 LRU算法相对合理，但实现起来比较复杂，系统开销较大。通常需要对每一块设置一个称为“年龄计数器”的硬件或软件计数器，用以记录其被使用的情况。
最不经常使用页置换LFU	要求在页置换时置换引用计数最小的页，因为经常使用的页应该有一个较大的引用次数。但是有些页在开始时使用次数很多，但以后就不再使用，这类页将会长时间留在内存中，因此可以将引用计数寄存器定时右移一位,形成指数衰减的平均使用次数。 LFU的复杂度以及计数器规模都比LRU大，LRU只关注近期访问情况，而LFU会统计累计访问次数作为淘汰的依据。该算法计数器位数多，实现困难。
Cache的读写过程（Cache如何与主存内容保持一致）
写回法	读与写都是高速，只写回Cache，在Cache淘汰时再写回内存
写直达	Cache和主存同时发生写修改，效率慢
标记法	只写回内存，并将标志位清0，再次使用该数据时，再次读取调用，最灵活的

例题12：
在这里插入图片描述

例题12答案与解析：

答案：B

解析：实现困难，LFU；如果是实现比较复杂，LRU

存储系统 - 主存编址

存储单元：

存储单元个数 = 最大地址 - 最小地址 + 1

编址内容：

按字编址：存储体的存储单元是字存储单元，即最小寻址单位是一个字。

按字节编址：存储体的存储单元是字节存储单元，即最小寻址单位是一个字节。

总容量 = 存储单元个数 * 编址内容

根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出所需芯片的总数：

总片数 = 总容量 / 每片的容量

典型例题：内存按字节编址，利用8K×4bit的存储器芯片构成84000H到8FFFFH的内存，共需（）片？

解：按照存储单元个数 = 最大地址 - 最小地址 + 1，也就是存储单元个数 = 最大地址+ 1 - 最小地址

得，8FFFFH + 1 = 90000H ===>> 90000H - 84000H = C000H (H代表十六进制，故采用逢16进1)

C000H ===>> 12 * 16³ * 8bit

按照总容量 = 存储单元个数 * 编址内容

得，单位芯片容量 8K * 4bit = 8 * 2¹⁰ * 4bit

按照总片数 = 总容量 / 每片的容量

得， 12 * 16³ * 8bit / 8K * 4bit = 8 * 2¹⁰ * 4bit = 12(片)

类似这种题，16进制的换算较为麻烦或者不好理解，有以下快速解题技巧：

1 16机制从10开始到15都是用字母代替，A代表10，B代表11，C代表12，D代表13，E代表14，F代表15

2 去掉前面的16进制字母替代数字，会得到一个全是0的数

比如C000H，C是12（H只是代表它是16进制的数，十六进制数以0x开头或者以H结尾）

得到1000H（按照数学的提取倍数去理解）

3 速记规则

10H = 16B

100H = 256B

1000H = 4096B = 4K

10000H = 65536B = 64K

100000H = 1048576B = 1024k

192 = C0H

注：做类似这种计算题，包括各种计算题，请细观察题目中的单位是B还是b

B（byte/字节） b（bit/位） ===>> 1B = 8b，也就是1个字节等于8个位，8bit是正常的一个存储单元

存储系统 - 磁盘管理（单缓冲区、双缓冲区）

存取时间 = 寻道时间 + 等待时间(寻扇区中位置时间，即平均定位时间+转动延迟)

寻道时间是指磁头移动到磁道所需的时间

等待时间为等待读写的扇区转到磁头下方所用的时间

例题13：
在这里插入图片描述

例题13答案与解析：

答案：D

解析：( ( 10 * 10 ) + 100 + 2 ) * 100

例题14：
在这里插入图片描述

例题14答案与解析：

答案：C B

解析：旋转周期为33ms，一共有11个物理块，那1个物理块旋转需要33 / 11 = 3ms

磁盘旋转磁头从R0开始，旋转需要3ms，处理时间为3ms，3 + 3 = 6ms

6ms的时间，磁头不会停止，会旋转到R3处

如果想按顺序处理R2，需要再旋转一周10个物理块磁头才能到R2为止

依次类推，处理R0处理之外，其余的处理都需要旋转10个物理块才能处理

故，处理非R0物理块的时间为：（3 + 3 + 3 * 10) * 10 = 360ms

再加上单独处理R0的时间：360ms + (3 + 3) = 366ms

一开始系统采用的单缓冲区，优化即是采用双缓冲区，所以：

处理时间的同时可以直接读取下一个磁头数据，不需要旋转一周

故一个物理块的需要：旋转3ms + 处理3ms = 6ms

11个物理块就是6ms * 11 = 66ms

例题15：

在这里插入图片描述
例题15答案与解析：

答案：D C

解析：处理数据有3个步骤：

1 从磁盘读入到缓冲区（15us）

2 从缓冲区读入到（内存）用户区（5us）

3 处理（内存）用户区数据（1us）

步骤1和2都需要访问临界资源—―缓冲区，所以需要合并成一个操作阶段

使用缓冲区时不能并行，必须分开执行，时间为：15 + 5 = 20us

所以前9个磁盘块是：9 * 20 = 180us

最后1个磁盘块全部处理完事，除了20us还需要最后处理结束的1us，所以20 + 1 = 21us

所以总花费时间为：180us + 21us = 201us

综上，单缓冲执行时间为：20us + 1us + (10 - 1) * 20us = 201us

双缓冲区，可以实现读入到缓冲区2和从缓冲区1读入到用户区的并发

读入缓冲区，和从缓冲区读入用户区，可以对不同的缓冲区进行，也就是说，可以并行处理

传送到用户和处理时间同时，可以接着将后一个磁盘块读入第二个缓冲区

可交替运行，所以处理1个磁盘块只需要15us，10个就需要：15 * 10 = 150us

但是别忘了最后一个还需要加上它处理结束的两个时间：传递时间 + 处理时间

故，150us + 5us + 1us = 156us

存储系统 - 磁盘管理（移臂调度算法）

先来先服务 FCFS

最短寻道时间优先 SSTF

扫描算法 SCAN

循环扫描 CSCAN

先来先服务 FCFS
在这里插入图片描述
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-unTG5cTr-1666095551424)(https://lili40342.gitee.io/my-images/src/ruankao/jsj-P03.png)]

白话解释：先来先服务，规定访问哪个磁道，就访问哪个磁道。

最短寻道时间优先 SSTF
在这里插入图片描述

白话解释：最短寻道，下一个被访问的距离上一个被访问的距离最短的最先被访问。

平均寻道长度 = 每次移动的距离相加之和 / 移动的磁道数

例题16：

在这里插入图片描述

例题16答案与解析：

答案：B

解析：题目要求“最短移臂调度算法”，故不考虑其它，只考虑磁道

在磁盘中，磁道相当柱面

请求序列中，12号柱面，①和⑤

19号柱面，②和④

23号柱面，③

28号柱面，⑥

首先磁盘臂在15号柱面上，按照最短移臂调度算法，按照距离最近的要求：

15 >>> 12 >>> 19 >>> 23 >>> 28 顺序

综上（排除答案法），选：⑤①②④③⑥

总线

按总线相对于CPU或其他芯片的位置可分为内部总线和外部总线两种。

按总线功能来划分，可分为地址总线、数据总线、控制总线。

地址总线	用来指定在RAM之中储存的数据的地址
数据总线	在CPU与RAM之间来回传送需要处理或是需要储存的数据
控制总线	将微处理器控制单元的信号，传送到周边设备

按照总线中数据线的多少，可分为并行总线和串行总线。

名称	数据线	特点	应用
并行总线	多条双向数据线	有传输延迟，适合近距离连接	系统总线计算机各部件
串行总线	一条双向数据线或两条单向数据线	速率不高，但适合长距离连接	通信总线计算机之间或计算机与其它系统间

单工与双工：

单工	指A只能发信号，而B只能接收信号，通信是单向的。
半双工	指A能发信号给B，B也能发信号给A，但这两个过程不能同时进行。
全双工	比半双工又进了一步，在A给B发信号的同时，B也可以给A发信号，这两个过程可以同时进行互不影响
一条总线，同一时刻，只允许一个设备发送，但允许多个设备接收数据

例题17：
在这里插入图片描述

例题17答案与解析：

答案：B

例题18：
在这里插入图片描述

例题18答案与解析：

答案：C

例题19：
在这里插入图片描述

例题19答案与解析：

答案：C

解析：A选项，串行总线可以有半双工，也可以有全双工

B选项，串行总线传输波特率，使用中是可以改变的

D选项，以查询方式工作，也可以以中断方式工作，说的不全面（见后面章节知识点）

校验码

奇偶校验码：（不常考）

奇偶校验码的编码方法是：由若干位有效信息（如一个字节），再加上一个二进制位(校验位)组成校验码。

奇校验：整个校验码（有效信息位和校验位）中“1”的个数为奇数。

偶校验：整个校验码（有效信息位和校验位）中“1”的个数为偶数。

奇偶校验，可检查1位的错误，不可纠错。

海明码：

位置必须是在2ⁿ位置（n从0开始，分别代表从右边数起分别是第1、2、4、8、16…），信息码也就是在非2ⁿ位置。

设数据位是n位，海明校验码是k位，则n和k的必须满足以下关系式：2^k >= n+k+1

典型例题：求0101配置的海明码？

解：0101的数据位n = 4，根据 2^k >= n+k+1，得 k = 3

例题20：
在这里插入图片描述
例题20答案与解析：

答案：D

解析：题目32位数据，所以数据位n = 32，根据 2^k >= n+k+1，得 k = 6

B选项，串行总线传输波特率，使用中是可以改变的

D选项，以查询方式工作，也可以以中断方式工作，说的不全面（见后面章节知识点）

CRC循环冗余校验码：

CRC的编码方法是：在k位信息码之后拼接r位校验码。应用CRC码的关键是如何从k位信息位简便地得到r位校验位（编码），以及如何从k+r位信息码判断是否出错。

知识要点：

多项式为G(X)=Xⁿ+X+1，信息码是xxxxx，计算CRC校验码，n代表从右边数起的第几位（就是2的几次方）。

解题步骤：

多项式化解成二进制数

信息码末尾加n个0，做模二除法运算（不进位加法）

得到的余数即为CRC校验码（可能问：信息码+校验码）

典型例题：G(X)=X⁴+X+1，信息码10111

解：G(X)=X⁴+X+1 >>> X⁴+X+1 >>> X⁴+0³+0²+X¹+X⁰

得到二进数：10011

信息码10111 + 0000得101110000，因多项式最高位为4所以追加4个0

进行模二除法运算，如下：
在这里插入图片描述

取余数，得到校验码为1100（可能需要组合信息码+校验码，如100111100）

例题21：

在这里插入图片描述

例题21答案与解析：

答案：D

解析：
在这里插入图片描述

磁盘阵列

RAID1	磁盘镜像阵列
RAID1称为镜像，它将数据完全一致地分别写到工作磁盘和镜像磁盘磁盘空间利用率为50%
RAID2	采用纠错海明码的磁盘阵列
RAID2采用了海明码的纠错技术，用户需增加校验盘来提供单纠错和双验错功能。对数据的访问涉及阵列中的每一个盘，大量数据传输时I/O性能较高，但是不利于小批量数据传输实际应用中很少使用
RAID3和RAID4	采用奇偶校验码的磁盘阵列
把奇偶校验码存放在一个独立的校验盘上。如果有一个盘失效，其上的数据可以通过对其他盘上的数据进行异或运算得到。读数据很快，但是因为写入数据时要计算校验位，速度较慢 RAID3采用位交叉奇偶校验码，RAID4采用块交叉奇偶校验码。RAID3适用于大型文件且I/O需求不频繁的应用，RAID4适用于大型文件的读取
RAID5	无独立校验盘的奇偶校验码的磁盘阵列
RAID5无独立校验盘，校验信息分布在组内所有盘上，对于大批量和小批量数据的读写性能都很好，适用于I/O需求频繁的应用当有n块阵列盘时，用户空间为n-1块盘容量
RAID6	独立的数据硬盘与两个独立的分布式校验方案
RAID6技术是在RAID5基础上为了进一步加强数据保护而设计的，实际上是一种扩展RAID5 当有n块阵列盘时，用户空间为n-2快盘容量
RAID7	最优化的异步高I/O速率和高数据传输率
RAID7完全可以理解为一个独立存储计算机，它自身带有操作系统和管理工具完全可以独立运行
RAID10	最可靠与高性能
RAID1+0也被称为RAID10标准，实际是将RAID1和RAID0标准结合的产物 RAID1是一个冗余的备份阵列，RAIDO负责数据读取的阵列由于利用了RAID0极高的读写效率和RAID1较高的数据保护和恢复能力，使RAID10成为了一种性价比较高的等级