Intel x86 CPU中断和异常的定义和分类

中断通常被定义为一个打断CPU芯片指令执行的事件，该事件对应到对应到CPU芯片内部或者外部的电路产生的电子信号。

中断信号可以被划分为同步中断和异步中断：

1. 同步中断，该类型中断由CPU的控制单元在执行指令的时候产生，并且是在当前指令执行完毕下一个指令执行之前产生。
2. 异步中断，该类型中断由其他硬件设备在任意的时间产生，并且遵循CPU的时钟信号传递给CPU。

对于Intel的CPU而言，它将同步中断称作异常，而将异步中断称作中断。

通常中断（即异步中断）由时钟定时器或者其他I/O设备产生，如键盘接收到敲击某个按键的信号后产生的中断信号。而异常（即同步中断）则通常由于编程错误或者由CPU检测到异常条件需要内核进行处理而产生，如熟悉的Page Fault Exception，异常可以由程序通过int或者sysenter指令主动产生。

对于Intel x86 CPU而言，它将中断和异常进行了如下归类：

1. 中断，即异步中断，中断信息随着CPU的时钟信号传递到CPU内部。
   1. 可屏蔽中断，所有由I/O设备产生的IRQ请求都被归为可屏蔽中断。一个可屏蔽中断可以有两种状态，屏蔽或者不屏蔽，当一个中断被屏蔽时，该中断信号将被对应的控制单元所忽略。
   2. 不可屏蔽中断，即控制单元无法忽略该类型的中断信号，CPU肯定会接收到该类型的中断，一般对应到一些紧要的事件，比如硬件错误。
2. 异常，即同步中断，中断信号在CPU执行完某个指令后产生并接收到。
   1. 处理器检测到的异常，即当CPU执行指令的时候检测到硬件上存在一些异常条件的时候就会产生该信号。这种类型的异常根据产生时在内核堆栈中保存的EIP寄存器的值（即异常恢复后CPU重新执行的位置）进行细分：
      1. Faults，该异常可以被内核正确纠正，并且纠正后重新执行引起该异常的指令时不会造成程序的中断或者功能的异常。这时候保存到EIP寄存器的值是引起异常的指令的地址，故异常恢复的时候会重新执行该指令，如Page Fault Exception，当访问的内存地址没有被映射到物理内存时，产生异常，内核分配新的物理内存页并建立映射关系，然后异常处理完毕后，CPU重新访问该地址，即可访问到正确的物理内存。
      2. Traps，该异常发生时，内核堆栈EIP寄存器保存的地址指向引起该异常的指令的下一条指令，即当该异常处理返回后会继续程序的执行，而不是重新执行引起异常的指令。x86 CPU的硬件虚拟化功能就是利用陷入（Traps）再模拟的方法，当CPU执行虚拟机指令的时候，如果执行的是敏感指令，就会触发Traps类型的异常，让VMM（Virtual Machine Monitor）对该敏感指令进行模拟，然后继续恢复虚拟机的运行。
      3. Aborts，当发生严重的错误时，CPU已经无法保证内核堆栈中EIP寄存器存放的值是引起该异常的指令的地址。该异常用于汇报严重的错误，如硬件错误或者是内存的不一致性。该异常信号让CPU切换到相应的abort exception handler，该处理函数由于无法确认错误，只能结束当前进程。
   2. 编程产生的异常，该异常由程序主动执行int或者int3之类的指令产生。CPU像处理Traps一样处理这些程序主动产生的异常，该类异常通常被称为软件中断（software interrupt）。这类异常主要有两种用途：实现系统调用和通知某个debugger特定的事件发生。

这些异常或中断由0~255的数字唯一标识，也就是经常说的中断向量号。对于不可屏蔽中断和异常来说，相应的中断向量号是固定的，而可屏蔽中断对应的中断向量号则可以通过设置中断控制器来更改。