静态时序分析
静态时序分析考虑通过每个逻辑门的最差延迟,而不是电路的逻辑功能。静态时序分析总是在确认一个问题: “是否在所有的情况下(multi-mode multi-corner),当时钟边沿到达时,正确的数据已经存在于每个同步设备(synchronous device,例如触发器)的数据输入端?”
长苏
这个作者很懒,什么都没留下…
展开
-
静态时序分析之恢复时间recovery time和撤销时间removal time
1、概念同步电路中,输入数据需要与时钟满足setup time和hold time才能进行数据的正常传输,防止亚稳态;类似的,对于一个异步复位寄存器来说,置位和复位信号同样需要和时钟满足recovery time和removal time才能有效进行置位和复位操作。recovery time:恢复时间。撤销复位时,恢复到非复位状态的电平必须在时钟有效沿到来之前的一段时间到来,才能保证时钟能有效恢复到非复位状态,此段时间为recovery time。removal time:撤销时间。撤.原创 2020-05-27 19:27:16 · 11523 阅读 · 3 评论 -
静态时序分析之时序收敛技巧(Xilinx FPGA)
文档参考:ug903:vivado-using-constraints.pdfug945:vivado-using-constraints-tutorial.pdfug949:vivado-design-methodology.pdf1、代码风格推荐使用Xilinx language templates的代码块,这里的代码能够综合出正确且结构简洁的电路,包括移位寄存器,乘法,复数乘法,FIR滤波器等,凡是涉及到的模块尽量使用官方写法。模块的输出最好是使用寄存器输出,有助于降低路径延.原创 2020-05-21 20:12:16 · 2738 阅读 · 0 评论 -
静态时序分析之建立时间setup time和保持时间hold time
1、概念:建立时间(Tsu:set up time) 是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被稳定的打入触发器,Tsu就是指这个最小的稳定时间。保持时间(Th:hold time) 是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被稳定的打入触发器,Th就是指这个最小的保持时间。触发器延迟时间(Tco:CLK-to-Q dealy of FF) 触发器输出的响应时间原创 2020-05-21 19:29:42 · 10919 阅读 · 3 评论