S3C2440时钟和电源管理

七、时钟&电源管理

概述

时钟&电源管理模块包含三部分：时钟控制，USB控制，电源控制。    

时钟控制逻辑可以生成三种时钟信号，CPU使用的FCLK，AHB总线外设使用的HCLK，APB总线外设使用的PCLK。S3C2440A有两个锁相环，一个用于生成FCLK，HCLK，PCLK；另一个专门用于USB模块的48Mhz频率UCLK。时钟控制模块可以不使用锁相环产生低速时钟，也可以通过软件配置时钟是否与外设相连系，其作用在于减少功耗。

S3C2440A的电源控制逻辑，包含多种电源管理电路，对于给定的任务保持更有效的功耗。电源管理模块可以运行于4种模式，正常模式，慢模式，空闲模式，和睡眠模式。

正常模式：电源管理模块给CPU和外设供应时钟，这种模式下，当外设齐开时功耗最大。用户可以通过软件控制外设的动作。

慢模式：无锁相环模式，慢模式直接使用外部时钟，XTIPII 或者EXTCLK作为FCLK，功耗仅取决于外部时钟的的频率。

空闲模式:电源管理模块断开CPU时钟FCLK，而只给外设提供时钟，CPU不耗时钟，故而减少功耗，任何中断请求都可将CPU从空闲模式唤醒。

睡眠模式：电源管理模块与internal power断开，这个模式下，除了唤醒逻辑耗电，CPU和内部逻辑都没有耗电。要使用睡眠模式需要使用两个独立电源。一个用于给唤醒逻辑供电。另一个电源要给内部逻辑包括CPU供电，且可以被控制开关。睡眠模式下，给CPU和内部逻辑供电的电源是被关掉的。要从睡眠模式唤醒，要通过EINT【15：0】，或者RTC闹钟断。

功能描述

时钟架构

 主时钟源来自外部晶振XTIpll和外部时钟EXTCLK。时钟生成包含振荡器（与外部时钟相连），还有两个锁相环，用于生成高速时钟。

时钟源选择：

注：1、尽管MPLL在复位之后就开启，MPLL的输出Mpll也不会用作系统时钟，直到软件给 MPLLCON设置有效值，在此之前， external crystal 和EXTCLK source直接用作系统时钟，即使用户不想改变MPLLCON的默认值，那也应该写入相同的值。

2、OM[3:2] 是 11时，是测试模式。