FPGA
静行动止
这个作者很懒,什么都没留下…
展开
-
FPGA之乒乓Buffer
1.关于乒乓Buffer:对于数据传输速率大于数据处理速率的情况: 乒乓Buffer的应用场景:当后面的处理单元在工作期间,前面的buffer的内容不能被释放。或者,在处理单元工作期间,buffer的特定地址的内容不止被访问一次。乒乓Buffer的应用特点是:从输入端或者输出端看,数据都是连续不断的。 注:对于buffer的内容用一次就可以被释放的应用场景(如处理图像数据):直接用FIF...原创 2019-04-02 19:30:09 · 7413 阅读 · 0 评论 -
DDR SDRAM内存优化
http://hard.zol.com.cn/2004/0330/90618.shtml转载 2019-05-07 16:49:08 · 208 阅读 · 0 评论 -
FPGA中改善时序性能的方法_advanced FPGA design
FPGA中改善时序性能的方法_advanced FPGA design 本文内容摘自《advanced FPGA design》对应中文版是 《高级FPGA设计,结构,实现,和优化》第一章中的内容FPGA中改善时序,我相信也是大家最关心的话题之一,在这本书中列举了一些方法供给大家参考。1,插入寄存器(Add Register Layers),在中文版中被翻译成:添加寄存器层次。即,在关键路...转载 2019-08-07 12:12:52 · 1168 阅读 · 0 评论 -
题目:多时钟域设计中,如何处理跨时钟域
本文系转载,原文地址:https://www.cnblogs.com/ninghechuan/p/9828705.html转载 2019-08-16 10:31:42 · 1090 阅读 · 0 评论