FPGA之乒乓Buffer

1.关于乒乓Buffer：

对于数据传输速率大于数据处理速率的情况：

 乒乓Buffer的应用场景：当后面的处理单元在工作期间，前面的buffer的内容不能被释放。或者，在处理单元工作期间，buffer的特定地址的内容不止被访问一次。
 

 注：对于buffer的内容用一次就可以被释放的应用场景（如处理图像数据）：直接用FIFO结构，或者移位寄存器 即可实现。

2. 乒乓buffer小结： 原则：谁的时间长以谁为准。

                            首先：对于——数据必须缓存完成后才能进行处理的情况。
                                    
                                     第一：若缓存时间大于处理时间。则加载进缓存空间的数据是连续的。处理后输出的数据不连续。
                                     
                                     第二: 若缓存时间小于处理时间。则处理后输出的数据是连续的。加载进缓冲空间的数据是不连续的。
                            
                            然后：对于——数据无须缓存完成就能进行处理的情况。
   
                                     第一：可以考虑LineBuffer结构。而非乒乓buffer结构。
   
                                     第二：仍采用乒乓buffer结构，这时可实现——加载进缓存空间的数据是连续的，且处理后输出的数据也是连续的。即：从输入端或者输出端看，数据都是连续不断的。