数字逻辑电路静态时序分析基础学习笔记
Amelse
充满希望,不断前行
展开
-
数字集成电路静态时序分析学习
数字芯片设计流程: 抽象成架构设计(流程图)→ 代码设计(HLS,verilog)(RTL设计)→ 抽象代码映射逻辑文件(逻辑综合)→ 网表 → 芯片后端 → 编网单元放在芯片上以满足功耗时序 → 布线(半导体工艺)→ 芯片概貌 重要时间节点: 1、前仿真 2、后仿真 前仿真+后仿真=功能覆盖率 3、一致性验证保证生成代码和逻辑性保证一致 4、静态时序分析 保证后期无问题极为重要 静态时序分析概述 建立时间:采样的低触发器的时钟上升之后,提前使数据稳定下来的时间(同步电路)原创 2022-01-26 09:47:00 · 574 阅读 · 0 评论 -
TCL语言入门与SynopsysTCL语言入门
TCL语言语法入门原创 2022-01-26 10:58:39 · 1612 阅读 · 1 评论