Verilog语言入门基础（2）

数据类型：

整数型（需要明确指出数据位宽）     

16‘d100； //十进制表示的“100”

16’h64； //十六进制表示的“100”

16‘b0110_0100; //二进制表示的“100”

实数型（可综合verilog目前不用）

1.11,2.22

字符型（每个字符按照8BitASII码的整型存储）

verilog //占用56bit

多维标量类型（变量）

wire [3:0]   array_0 [0:7];          //8个4bit数组成的数组
reg  [13:0]  array_1 [0:255];        //256个14bit数组成的数组
integer      array_2 [0:15];         //16个整数组成的数组
reg [7:0]    array_3 [0:15][0:255];  //多维数组

assign       array_0[0] = array_1[255][7:4];

always @(posedge clk)begin
    array_1[128] <= array_1[127];
    array_1[129] <= {6'h0,array_3[15][255]};
end

运算符

按照bit位逻辑操作：&(and)，丨(or)，