Verilog语言入门基础（2）

最新推荐文章于 2022-10-24 16:00:24 发布

Amelse

最新推荐文章于 2022-10-24 16:00:24 发布

阅读量1.8k

点赞数 4

分类专栏： verilog语言学习进程文章标签： fpga开发硬件工程开发语言

本文链接：https://blog.csdn.net/liuyueqi1314/article/details/122739182

版权

本文介绍了Verilog语言的基础知识，包括数据类型如整数型（16'd100, 16'h64, 16'b0110_0100）和多维标量类型。详细讲解了各种运算符，如位逻辑操作（&、|）、整体逻辑操作（&&、||、!、==、!=）以及条件运算符。此外，还提到了位选择和拼接操作，并简述了条件语句如if-else if-else嵌套结构的应用。" 111621235,10327631,词性标注详解：从定义到深度学习方法,"['自然语言处理', '词性标注', '深度学习', '统计模型', 'Python库']

摘要由CSDN通过智能技术生成

数据类型：

整数型（需要明确指出数据位宽）

16‘d100； //十进制表示的“100”

16’h64； //十六进制表示的“100”

16‘b0110_0100; //二进制表示的“100”

实数型（可综合verilog目前不用）

1.11,2.22

字符型（每个字符按照8BitASII码的整型存储）

verilog //占用56bit

多维标量类型（变量）

wire [3:0]   array_0 [0:7];          //8个4bit数组成的数组
reg  [13:0]  array_1 [0:255];        //256个14bit数组成的数组
integer      array_2 [0:15];         //16个整数组成的数组
reg [7:0]    array_3 [0:15][0:255];  //多维数组

assign       array_0[0] = array_1[255][7:4];

always @(posedge clk)begin
    array_1[128] <= array_1[127];
    array_1[129] <= {6'h0,array_3[15][255]};
end