![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
PCB
文章平均质量分 73
LostSpeed
c++ coder
展开
-
CAM350 - 打印装配图 for openpnp
装配图是用来看丝印和元件安装位置的PDF图纸.买了一块冰沙1.3的板子, 准备将MOS管(顶部相机灯光控制/底部相机灯光控制)坏了的主板换掉, 按照原样接线.主板MOS管坏的原因: 上了调光模块, 可能是感性负载, 电流太大了, 将MOS管DS之间烧穿了.向店家要丝印装配图, 可能人家不方便, 让我对着板子拍照, 说看的更清楚.可能每个人的感觉不一样吧, 我感觉还是照着pdf图纸来的方便, 准备自己出一张冰沙1.3的装配图用于接线.以前出装配图, 都是从PCB工程直接出.原创 2023-10-19 15:11:20 · 980 阅读 · 1 评论 -
PCB - 封装焊盘阻焊层的检查
打样回来, 看到要焊接的几个插件管脚有阻焊, 无法焊接.这几个封装是直接从第三方扒下来的, 出了gerber文件后, 没注意到阻焊层的检查, ++给厂家的是gerber文件, 厂家严格按照gerber文件来生产, 和人家没一点关系.查一下啥问题.原创 2023-09-08 13:13:17 · 986 阅读 · 0 评论 -
cadence SPB17.4 - 从正常PCB文件反推原理图
和同学讨论问题, 他那有一个可以正常生产的立创格式的离线PCB工程文件(.json)和对应的固件工程的源码.但是没有原理图, 我不方便问为啥没有原理图.他要求我从这个立创格式的PCB将原理图反推出来. 因为我们要用这个原理图和硬件, 来看固件程序是否可以正常运行, 如果不正常, 需要去修正固件工程.打开网页版立创标准版, 导入本地的立创jsonPCB文件.导出AD格式的PCB文件到本地.将AD格的PCB用AD22转成ascii格式的PCB文件.用SPB17.4 allegro 引入AD格式的asc原创 2022-12-26 11:44:09 · 3843 阅读 · 0 评论 -
AD22 - 从PCB导出网表
从一张PCB反推了原理图, 现在想知道是否有遗漏或手误. 想从PCB导出网表.原始PCB是立创格式的, 用立创EDA无法导出网表, 好像没有此功能.将立创工程导出为AD格式, 用AD22打开后, 再从PCB导出网表.原创 2022-12-25 22:45:18 · 4284 阅读 · 0 评论 -
pcb - 如果回流焊温度曲线选错了, 可以重新选回流焊温度曲线, 重新进炉子
我的回流焊炉子有4个默认的温度曲线:*有铅焊接1(低温锡膏)*有铅焊接2(中温锡膏)*有铅焊接3(高温锡膏)*无铅焊接刷了一块板子(中温焊锡膏),手工摆好了元件.板子进炉子,选择的有铅焊接1,开始回流焊.出炉后,看到元件管脚上有些黑粉末,用镊子扒拉管脚,能抠下来黑色的粉末.贴片的2脚按钮,用手晃一下,就掰下来了.管脚和锡之间是暗灰色的,不是那种特别亮的颜色.觉得有点奇怪,不明白出了啥问题.。原创 2022-11-24 18:43:17 · 268 阅读 · 0 评论 -
薅来的原理图封装是空文件
打开导出的MICROXNJ1_MICROXNJ.schdoc看了一下, 是ascii格式的文件, 只有1K大小. 真的里面啥封装信息都没有, 只写了一些字体, 格式等图纸信息.昨天导出了一个AD格式的usb-micro-B封装(C404969)的原理图, 打开是空文件, 查了社区的资料, 说是只支持低版本AD, e.g. AD9, AD10。毕竟是薅人家的封装, 用不了就算了, 就自己手画, 也不难. 如果能用, 就省点时间.还好, 只是schdoc不能用, pcbdoc是好使的.原创 2022-10-27 10:41:56 · 610 阅读 · 0 评论 -
如果发现薅来的封装是错误的,请不要怪羊
板子上用了一个薅来的红外发射管的封装, 用程序调试时, 发现已经发了红外码, 但是收不到.例程是开发板上的现成代码, 工程没问题. 那就是硬件有问题了. 开始查.最后发现是当时从元件销售商下载的原始封装就错了, 这事弄的. 不过下载封装时, 人家有免责声明的. 即使没有免责声明, 咱是薅羊毛的, 哪能怪🐏呢? 只能怪自己不仔细.所以不管是啥板子, 没有调试通的时候, 不要冲动去做批量. 头一版的板子, 总能找出错误的.很羡慕有的大神可以一版通过.这板子是个开发板, 原理图都是抄的, 除非自己抄错了(前原创 2022-10-21 21:40:57 · 385 阅读 · 0 评论 -
pcb - 做钢网时, 最好带上Mark点
以前焊接的活都是有经验的焊接同事做.当时做钢网时, 没注意有mark点和没有mark点的钢网啥区别. 没听焊接的同事提起过.今天自己弄了一次, 才知道, 没有mark点的钢网, 要想对正PCB焊盘和钢网孔, 有点费劲啊.不是不行, 也行. 但是真费劲啊, 效率好低, 浪费了好多时间.原创 2022-09-28 22:05:42 · 2058 阅读 · 0 评论 -
pcb - 家用桌面型回流焊机不能买功率太大的
今天来总结一下经验教训.以前公司用的正邦桌面型回流焊机用起来很不错. 具体型号没看.最近, 想在家里用桌面型回流焊机焊板子.比较了一下抽屉尺寸, 确定以前公司用的就是ZB5040HL.既然以前同事用的那么好用, 就买了和以前公司一样的回流焊机 ZB5040HL.其实当时有点担心家里电流供应不足, 就问了正邦的在线客服.客服不是研发, 他不是很清楚, 就说是220V就能用.但是我看说明书中, 特意说, 一定要上16A的插座. 是有点担心的.那就买个试试.原创 2022-09-27 14:42:15 · 996 阅读 · 0 评论 -
cadence SPB17.4 - allegro - allegro_free_viewer
想看下板子连通后, 每条网络走线是否合理.当然可以在cadenceSPB17.4_PCB Editor 17.4 中直接Find net, 然后选中来看.但是这样有个不好的地方, 只要用 cadenceSPB17.4_PCB Editor 17.4 打开.brd后, 只要稍有操作, 都是可以保存的.保存关闭.brd后, 文件就变了. 如果这个工程归档过, 文件的git图标显示文件变了, 此时是归档还是不归档?今天发现可以用cadence专门提供的PCB查看器, 不会动板子, 只查看, 只读的, 没有写操作原创 2022-06-11 10:24:07 · 11319 阅读 · 0 评论 -
PCBToolkit初步使用
查资料时, 看到PCBToolkit可以看PCB线宽和过孔的载流, 装一个试试.环境温度25度, 温升1度这样的条件,就是过了电流后, 板子上的线温度基本不变时, 所能过的载流.环境温度25度, 温升1度板材FR4直流电压外层走线, 线宽10mil, 板厚1.6mm, 铜厚1oz, 没有二次覆铜, 非平行走线此时可以过280MA电流环境温度25度, 温升1度板材FR4直流电压外层走线, 线宽20mil, 板厚1.6mm, 铜厚1oz, 没有二次覆铜, 非平行走线此时可以过440MA电流环境温度25度, 温升原创 2022-06-09 17:50:16 · 4143 阅读 · 0 评论 -
cadence SPB17.4 allegro + CAM350 10.5 / 10.7 / 14.6 出拼板
cadence SPB17.4 allegro + CAM350 10.5 / 10.7 / 14.6 出拼板前言查了几天的资料, 弄清了拼板的流程和细节.做个实验, 总结一下, 将这最后一步走通.等拼板做完, 打样, 等板子回来看看SPB17.4用的对不对.因为直接出的gerber文件, 板厂会严格按照gerber文件来制板. 如果gerber不对, 板厂工程师会告知, 再完善改进.如果自己对出gerber和拼板不熟悉, 会导致本可以在设计阶段就发现的问题(e.g. 元件下面有定位孔, 出的g原创 2022-05-19 20:36:44 · 4281 阅读 · 0 评论 -
CAM350 V10.5/V14.6 导出拼板gerber文件
前言将测试板子用 allegro SPB17.4 做好单板 画好拼板框, 导出单板全套gerber文件.用CAM350 V14.6 自动引入, 将单板数据拷贝到其他画出的单板框中.用CAM350 V14.6导出最终板厂用的拼板gerber.提交到板厂系统.早上, 板厂工程师说, 用CAM350打不开我提交的gerber文件, 说CAM350有报错提示.问了他们用的啥版本, 他们说, 用的CAM350 V10.5.下了一个CAM350 V10.5和谐版, 装上.自动载入我提交的拼板gerber原创 2022-05-18 15:43:14 · 6960 阅读 · 0 评论 -
cadence SPB17.4 - allegro - DRC - Minimum Line to Shape Angle
前言铺地铜之前, DRC是没问题的.铺地铜之后, 出现 DRC错误 Minimum Line to Shape Angle例子如下:Constraint NameDRC Marker LocationRequired ValueActual ValueConstraint SourceConstraint Source TypeElement 1Element 2Minimum Line to Shape Angle[(989.48 330.10)](xprobe:原创 2022-05-17 14:11:49 · 1481 阅读 · 0 评论 -
cadence SPB17.4 - allegro - 制作/摆放拼板的定位孔(Mark点)
cadence SPB17.4 - allegro - 制作/摆放拼版的定位孔前言在做拼板.嘉立创要求拼板的辅助边上要放光学定位点4个和定位孔4个.辅助边宽度为5mm.光学定位点直径为1mm, 中心距离板边 3.8mm.定位孔离板边2.5mm.前面实验已经做了一个1mm光学定位点的封装. 在板子上放了3个, 不另外在辅助边上放了.定位孔自己手工做了一下, 有点问题.去网上查定位孔资料, 没查到详细的资料. 有的同学说直接在板框层放一个圆. 行倒是行, 看着咋这么不规范呢?自己手工试了几原创 2022-05-15 19:09:21 · 12127 阅读 · 0 评论 -
CAM350 V14.6 检查gerber文件
CAM350 V14.6 检查gerber文件前言以前做板子,负责做板子的同事(非研发)喜欢直接AD工程的.pcbdoc丢给板厂。以前用AD时,也自己出gerber文件,但是没有自己检查过。 e.g. 需要开通孔或开槽的地方是否正确?由于封装不正确或没有符合板厂规范(e.g. 嘉立创要求:必须在机械1层画封闭图形,才算是要开孔或开槽),导致打样回来,焊接元件时才发现问题。这次转到cadence SPB17.4后,只能自己出gerber文件(板厂不支持用cadence的工程直接做板子)。准备先用C原创 2022-05-09 16:12:18 · 5605 阅读 · 0 评论 -
cadence SPB17.4 - allegro - 手工放置原理图没有的封装
cadence SPB17.4 - allegro - 手工放置原理图没有的封装前言假设要在拼版中,放置mark点。那原理图中不可能有的。或者就是要在成品PCB上,单独放一个新的PCB元件封装。笔记前提假设这个新封装做好了,放到了库目录里面。假设正式原理图用的是自己搭好的CIS数据库,但是新做的这个封装,并没有CIS库中对应的原理图元件。这时,需要在Advanced Settings页中,勾上 Library, 这说明要从PCB库中找封装。而Database项是从CIS数据库中指定的库中原创 2022-05-07 21:45:33 · 2440 阅读 · 0 评论 -
Footprint Expert PRO 22 - 自定义封装 - mark点
Footprint Expert PRO 22 - 自定义封装 - mark点前言前段时间尝试用Footprint Expert PRO 22做了一个标准封装,熟悉了Footprint Expert PRO 22的基本用法。今天想做一个mark点。mark点并没有作为Footprint Expert PRO 22的封装向导存在。所以,只能使用Footprint Expert PRO 22提供的自定义封装功能制作。Footprint Expert PRO 22功能很好,但是有bug,如果没有严格原创 2022-05-07 19:25:06 · 2708 阅读 · 0 评论 -
Footprint Expert PRO 22 - 修改封装的管脚编号
Footprint Expert PRO 22 - 修改封装的管脚编号前言和csdn上的一个同学讨论使用Footprint Expert PRO 22修改管脚号码的问题,他遇到了管脚号码修改不了的问题。但是我并没有遇到这个问题,因为我只是初步做了实验。尝试解决一下这个问题。csdn同学的问题描述weixin_42133591@csdn - question我想把2脚和3脚编号调换一下,但是提示这个Use 'Pin Reorder' to generate numeric pin name原创 2022-04-26 11:39:44 · 1695 阅读 · 0 评论 -
AutoDesk EAGLE 9.6.2 Free版 在win10下闪退的解决方法
前言今天要转一个EAGLE格式的图纸,装了一个EAGLE 9.6.2。从官网(http://eagle.autodesk.com/)下载的Free版先用用。下载完后,看到官方称这个版本为Free版。下载完后的文件为 :Autodesk_EAGLE_9.6.2_English_Win_64bit.exe装完后,运行后,出了启动画面后,就自动退出了。在官方论坛上,有人遇到同样问题了。已经解决了,是openssl版本的问题。换成相同版本的openssl库,就可以解决问题。笔记首先要去看 C原创 2022-04-16 22:29:21 · 2290 阅读 · 0 评论 -
器件代换 - 1N5817
前言一块老板子上用到了IN5817力创上没货淘宝上有,但是好贵。那不能用啊,找一下替代的器件。先去下载1N5817数据表 1N5817-D.PDF打开看一下指标肖特基2极管反向耐压20V平均正向电流 1A正向压降 0.45V去力创上搜索肖特基2极管。在查找结果中,看有货的,看到SS12可以替代IN5817打开SS12数据表看一下。肖特基2极管反向压降20V平均电流1A正向压降0.45V总结SS12指标和1N5817一样,可原创 2022-04-08 14:04:45 · 1045 阅读 · 0 评论 -
Padstack Editor 17.4 - document
前言尝试找一下Cadence17.4中的Padstack Editor的官方文档, 找到了。做个笔记。文档位置D:/Cadence/SPB_17.4/doc/pcoms/pchap.html搜索 ”Pad Editor“,如下:焊盘用途(种类)可选的焊盘用途一共12种.1. Thru PinSpecifies that the padstack penetrates all layers. This is the default padstack type. You must spe原创 2022-03-12 17:47:49 · 5797 阅读 · 0 评论 -
cadence17.4 - Checking Hostname and HostID in license file Match Failed
前言装完cadence17.4后, 原理图程序正常, PCB Editer运行报错.正在找原因.运行LicenseServerDiagnostics, 第2个TAB页(License File Validty)在校验license文件时, 有报错Checking Hostname and HostID in license file (D:\Cadence\LicenseManager\license.dat) matches this machine... Match Failed尝试将lic原创 2022-02-07 12:19:26 · 3857 阅读 · 0 评论 -
用阿狸狗装Cadence17.4的操作细节
以后有大把的时间用Cadence, 准备倒向Cadence了.用阿狸狗装Cadence17.4, 开始2回都在本本上装, 都失败了. 后来在台式机上装成功了, 大概知道错在哪里了.记录一下.心急的同学看文章最后的总结, 包你一次安装成功.用阿狸狗装原版(手工装确实麻烦, 阿狸狗装原版确实很赞)手工装补丁包, 不用干预, 也不用输入任何信息, 直接装完手工装补丁包是很重要的, 现在阿狸狗装补丁包有bug, 在某些计算机上装不成功。原创 2022-02-06 18:44:59 · 25643 阅读 · 0 评论 -
AD2019网络标号批量改名
笔记同事集成了一些已有电路到底板.因为原来的子电路的网络标号改起来费劲, 同事就在同一条线上, 加了一个网络标号, 将2个网络连在一起. 如下图这样从原理图上说, 是对的. 将2个板子的网络对接为1个网络.编译原理图时, AD2019 出现了同一个网络标号有多个别名的警告.[Warning] mother_board.SchDoc Compiler Nets Wire MCUB_TPTX- has multiple names (Net Label MCUB_TPTX-,Net Label MC原创 2022-01-07 12:07:28 · 9057 阅读 · 0 评论 -
AD2019查看网络走线
笔记原理图编译通过, PCB DRC检查通过.打样之前, 还是看看每个网络走线的具体情况才放心.网上有资料, 整理一下.在PCB页面查看网络走线如果左边的导航栏没有PCB页面, 在右下角弹出面板中勾选PCB....原创 2022-01-02 15:59:34 · 3894 阅读 · 0 评论 -
MAX3232
笔记前2周, 用同事留下的模块板子(4路3.3VTTL转4路RS485/RS232)时, 将其中的2路485不焊接, 焊接1片MAX3232, 但是2路RS232不通讯.因为同事没见过这模块板子上用RS232的情况, 就只能分析修正.当时分析,是3.3VMCU和5V供电的模块板子没做TTL电平转换引起的问题.当然这肯定是问题之一.打了样板回来, 发现RS232还不能通讯.去查MAX3232的datasheet, 才发现以前同事将232的TTL端和232端搞反了. 这真是想不到, 也只能说, 没有验原创 2022-01-02 14:29:30 · 12233 阅读 · 0 评论 -
AD2019 add Mechanical layer
笔记用AD2019新建的PCB工程, 默认只有一个机械层(Mechanical 1), 这个层被当作外框层. 代表板子的外框和板子中间的机械开口.如果要标记尺寸, 需要在其他机械层中标记.这样就需要增加新的机械层.试验用AD2019打开PCB工程.菜单选择 : 视图 => 面板 => “View Configuration”层配置界面如下原来只有机械层1, 我做实验时加了一个机械层15.现在我们加一个机械层3试试.新加的机械层3出来了.然后就可以在机械层上加尺寸标原创 2021-12-17 14:29:23 · 8306 阅读 · 1 评论 -
SWD转接板
笔记板子用到了STM32的几种MCU, 调试中发现有些MCU, 用JLINK可以正常通讯,使用STLINK不能正常通讯。查资料,网上的同学们说,SWD转接板的排线长了,可能会引起STLINK和板子通讯有问题。于是做了一个SWD(6根线)的转接板。前几天板子和料都回来了,今天试了一下,转接板本身好使。那个STLINK不能正常了MCU通讯的问题后来查到了,是电源噪声干扰MCU引起的。试验既然SWD转接板做好了,好使,就记录一下。做好的SWD转接板工程IDE: AD2019工程:稍候上传原理原创 2021-11-21 22:50:14 · 1536 阅读 · 0 评论 -
STLINK : Warning: Connection to device 0x413 is lost
笔记在写板子的MCU板固件程序, MCU是STM32F407IGT6。最开始,用的JLINK调试程序。逻辑写了一部分,发现带着JLINK跑的时候,一切正常。将JLINK摘下来时,程序就不正常了。头一次遇到,感到好奇怪。因为是自己手焊的,而且板子做好到现在,快1年了。是不是助焊剂引起的问题?MCU涨价前, 买了2波一共13片STM32F407IGT6,翻翻零件盒,现在还有10片。将焊接好的MCU板摘下来,吹掉旧得MCU, 换了一片MCU. 在显微镜下,将疑似接触不好,发焦的元件都换掉。实在看不出还原创 2021-11-17 12:16:29 · 2454 阅读 · 0 评论 -
AD Compiler Warning - Off grid
笔记从力创上买了XH2.5 1x6P 弯针 白色插座。画原理图时,发现有编译警告如下:[Warning] Sheet1.SchDoc Compiler Off grid at 2200.001mil,1350mil 12:27:49 2021/11/16 1看着明显是原理图管脚没对齐到栅格上。而且管脚位置只差0.001, 这明显是AD的BUG.画原理图库的人,也摆不出这样的管脚位置。而且画原理图库时,有捕捉栅格自动对齐,不可能放到离栅格0.001的位置上。去看原理图库和摆好的元件,看不出有原创 2021-11-16 12:55:21 · 2177 阅读 · 0 评论 -
器件丝印引起的短路(过流)故障
前言在调试一块板子。板子2个月之前,同事用钢网 + 回流焊给弄好了。初步量,各个电源和地之间没短路,可以上电先试试。本周计划调试这块板子。电源12V输入,本来想直接用2个12V开关电源,手头没有。用的数显可调直流稳压电源(15V5A)代替.为了保险,将220V的电源从交流隔离变压器上接出来。将可调电源调到11.7V,将接头做好,插到板子上,上电。没看到板子上的电源指示灯在亮…万用表随便量了一下转出的子电路的3.3V,没电压啊。再看数显直流稳压电源上显示为 2.2V, 2A。板子现在没用这么原创 2021-08-02 14:10:43 · 320 阅读 · 0 评论 -
AD2019 更新原理图元件的Description
前言正在出料单,想一键从AD2019中出料单后,就能直接拿去买料。我们料单上第一列是元件类型,e.g. 电阻,电容, IC 等将工程中原来的原理图库都移除。只留工程中生成的原理图库,将已安装和搜索路径中的原理图库都去掉。从原理图中直接生成原理图库,在原理图库中将元件的Description改成元件类型,然后更新到原理图。由原理图生成的原理图库中有_1这种_数字的元件,和不带_数字的是一种原理图封装。这种封装不用去改Description, 因为原理图中没有_数字的元件封装,更新不了。原创 2021-05-26 17:40:53 · 1799 阅读 · 0 评论 -
AD2019出可选列的料单
前言AD2019有个bug, 改元件值时,本来是改comment, 但是改完后,很有可能新增了一列Value, 改的值进入了Value。等出料单时,如果comment为料单列组的话,有可能会出错的料单(显示的元件值是Value, 但是Comment的值是原来拷贝过来电路的值,导致买料买错,真杯具啊)。如果要发现这个错误,最好最方便的方法,是出个可选列的料单,将Value列也作为料单列。这样,就能发现comment不正确的情况了。等确认Value列为空时,正确的元件值都在comment中时,再出正式的料单原创 2021-05-26 12:14:57 · 374 阅读 · 0 评论 -
AD2019 层次原理图
前言以前画小板子,都是在一张图上就行,如果放不下,或画着不顺手,大不了,就A1,A0的图纸往上怼。这次在画一块底板,子电路蛮多的,要将以前预研的板子集成进来。如果放一张图上,维护和人工检查就难了(想人工检查时,要来回放大,缩小,定位),难保不出错(万一看差了呢?)。准备用层次原理图来搞,每个子图之间用port作为接口,这样维护检查起来就好的多。没怎么看资料,先自己画一下先。结果编译时,好多报错。去看了2份资料,人家画的溜溜的,没见有什么报错.折腾了大半天,才明白AD2019的层次原理图怎么画才原创 2021-05-22 19:27:07 · 7680 阅读 · 0 评论 -
AD2019 Global Power-Object GND at has been reduced to local level by presence of port at
前言将子电路集成到底板工程中,一张图画不下。如果都画在一张图中,没法维护了。准备画层次原理图。在顶层总图中,放置子图的页面符,在页面符中放置子图纸入口。图纸入口 对应于 子图中的端口(port)第1次放置页面符时,可以生成子图。以后就可以从页面符打开子图打开子图后,在子图中放置跟图纸入口相同名称的端口(port)整理了一份子图后,编译一下,出现以下报错提示:Global Power-Object GND at 29650mil,4250milhas been reduced to原创 2021-05-21 17:33:52 · 8662 阅读 · 0 评论 -
AD19设置铺铜和其他所有对象的间距
前言默认铺铜时,铺铜和其他所有对象(焊盘,走线)都是10mil.看csdn上其他同学已经做了试验,我也记录一下。设置铺铜规则时,可以用 OR 语法将顶层铺铜和底层铺铜在一个规则中设置好。试验板子手工布线完成后,先多边形铺铜,记得给铺铜起个名字(不能是没名字那种),因为设置规则时,要用到铺铜的名称。设置间距规则时,使用可选查询。在可选查询中,使用查询构建器。选“Belongs to Polygon”如果开始设置了铺铜,AD会帮我们写一个查询,按确定就行。AD19给的例子如下InName原创 2021-05-08 15:37:16 · 23548 阅读 · 0 评论 -
STM32F4 + HAL库 + W25Q256的验证
前言今天验证打样板子上的W25Q256, 验证过了。做个笔记。硬件电路MCU = STM32F407IGT6W25 = W25Q256JVEIQ 封装 = WSON-8 8x6mmSPI方式读写,使用SPI2.W25按照STM32接SPI设备的正常SPI方式连接, 为了布线方便,将SPI2管脚从默认管脚复用到PB12这边。CubeMX配置硬件电路上,SPI时钟线没接上拉电阻,将时钟管脚配置为上拉。剩下用CubeMX默认选项,不用改。W25Q256 HAL版驱动csdn上有个同学原创 2021-03-06 19:35:22 · 3498 阅读 · 0 评论 -
STM32F4 + HAL库 + FSMC
前言打样了一块实验板,F407IGT6 用FSMC接口带了2块SRAM. 板子去年做的,布线比较挫,线好乱。验证这2块SRAM时,发现按照字节写入后,再读出了2次,有时,这3个数据都不一样。开始以为是板子布的挫,导致SRAM操作时序受干扰。后来发现是用CubeMX配置SRAM时,打开SRAM扩展模式才行, 还要将SRAM需要的时钟周期那要调整一下。用人家板子时,工程都是能跑的,这些细节注意不到。还是要自己从头开始玩,才能体会到这些细节操作。板子布线好挫为了以后低成本升级MCU周边资源,将MCU原创 2021-03-05 23:14:42 · 2269 阅读 · 0 评论 -
JW5033的丝印
前言在x宝上买料,如果量比较小,买样品。确实要看运气的。遇到一些无良商家,发来的东西根本就不是定的货,有点无语。最近做的一块板子上用了JW5033S(DC-DC), 在x宝上定了50个。回来焊好实验时,发现一拨打电话或连接网络,4G芯片自己就关机了。原厂工程师帮排查时,发现JW5033S的丝印不对。我去查,也发现正品的丝印和x宝店家发来的"JW5033"不一样。我手头还有开发板,上面有原版的JW5033S, 一会我将原版JW5033S拆下来,换到我自己板子试试。像研发作为采购的散户,买料遇到原创 2020-12-03 12:33:00 · 1750 阅读 · 0 评论