- 博客(1)
- 资源 (6)
- 收藏
- 关注
原创 学习ZedBoard的问题1(根据玩转赛灵思Zedboard开发板)
用ISE14.2 版本的,按照《配置结果及顶层HDL文件 - 玩转赛灵思Zedboard开发板(2):最简单的测试工程》中步骤 “最后一步,将硬件信息导入到SDK。File-》Export Hardware”,需要点击左边“Program and debug”内的generate bitstream(默认是不生成的)。这样在后面的运行过程中就不会出现 FPGA configuration is n
2013-07-26 10:00:37 2379
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人