APB总线、读写时序及验证

APB简介

APB总线源自AMBA2.0,即ARM总线标准的2.0版本。AMBA目前已经更新到5.0版本,APB总线的功能也得到了扩充。

APB总线最常见的场景就是完成IP的寄存器读写,简单、单一、高效、低功耗。APB的后续版本均是对APB初代版本的简单扩展,业界最常用的仍然是APB初代版本,即APB2.0

下面这个图真的是经典中的经典,简单SoC中都是这种结构

APB的状态机

下图是APB的三个状态,其中SETUP状态是APB总线的典型状态,有利于IP实现低功耗。

 

APB的时序图

 写传输开始于地址、写数据、写信号和选择信号在时钟上升沿之后的全部改变。传输的第一个时钟被称作SETUP周期。在下一个时钟边沿使能信号PENABLE生效,这表示EANBLE周期正在进行。地址、数据和控制信号全都在整个ENABLE周期保持有效。传输在这个周期结束时完成。

使能信号PENABLE,将在传输结束时失效。选择信号也将变成低电平,除非当前传输之后紧跟着另一个到该外设的传输。

为了降低功率消耗地址信号和写信号将在传输之后不再改变,直到下一个传输发生为止。

协议仅要求在使能信号上有一个跳变。在背靠背传输情况下psel和pwrite可以有小跳变。

地址、写、选择和选通信号的时序都和写传输一样。在读传输的情况下,从机必须在EANBLE周期提供数据。数据在ENABLE周期末尾的时钟上升沿被采样。

APB的验证task

    task apb_write(input [31:0] addr, input [31:0] data);
        @(negedge apb_clk);
            psel     =  1'b1     ;
            penable  =  1'b0     ;
            pwrite   =  1'b1     ;
            paddr    =  addr     ;
            pwdata   =  data     ;
        @(posedge apb_clk);

        @(negedge apb_clk);
            penable  =  1'b1     ;
        @(posedge apb_clk);

        while(pready != 1'b1) @(posedge apb_clk);
            psel     =  1'b0     ;
            penable  =  1'b0     ;
            pwrite   =  1'b0     ;
            paddr    =  32'b0    ;
            pwdata   =  32'b0    ;
        repeat (10) @(posedge apb_clk);
    endtask //apb_write
    task apb_read(input [31:0] addr, output [31:0] data);
        @(negedge apb_clk);
            psel     =  1'b1     ;
            penable  =  1'b0     ;
            pwrite   =  1'b0     ;
            paddr    =  addr     ;
        @(posedge apb_clk);

        @(negedge apb_clk);
            penable  =  1'b1     ;
        @(posedge apb_clk);

        while(pready != 1'b1) @(posedge apb_clk);
            data     =  prdata     ;
            psel     =  1'b0     ;
            penable  =  1'b0     ;
            pwrite   =  1'b0     ;
            paddr    =  32'b0    ;
        repeat (10) @(posedge apb_clk);
    endtask //apb_read

 

©️2020 CSDN 皮肤主题: 技术工厂 设计师:CSDN官方博客 返回首页