- 博客(7)
- 收藏
- 关注
RSS订阅原创 【基于vitis的freertos+lwip学习】（一）线程创建
首先axi gpio是基于axi lite的， 在使用过程中类似于我们网上看到的很多自定义axi lite ip核差不多，就是对某个地址读写；我们可以看到axi gpio的配置界面；all inputs ，all outputs ，选择方向，这里建议不用在vivado中配置，可以在vitis中设置方向，更加灵活；GPIO Width：设置gpio位宽；还可以设置两个gpio通道，在这里注意的是在vitis中有gpio的id，虽然是两个通道，但是是同一个id，因为是同一个axi外设；
2023-07-14 23:18:17
1133
原创 图像算法--基于fpga的双边滤波算法
双边滤波器是用于图像的非线性、边缘保持和降噪平滑滤波器。它将每个像素的强度替换为附近像素的强度值的加权平均值。该权重不仅取决于像素的欧几里德距离，还取决于辐射差异（例如颜色强度、深度距离等）。这样可以保留锐利的边缘。
2022-10-26 17:31:24
2675
3
原创 FPGA手撕代码——异步FIFO
异步FIFO只的是，将数据用一个时钟写入缓存区，再用另一个时钟，从同一个缓存区里读出，实现信号安全可靠的从一个时钟域到另一个时钟域。FIFO实现的方法有很多种，本文主要参考《Simulation and Synthesis Techniques for AsynchronousFIFO Design Clifford E. Cummings, Sunburst Design, Inc》进行设计、回顾、巩固异步fifo由于时钟域的不同，计数器需要用到格雷码。
2022-09-12 23:42:02
667
原创 FPGA学习--异步复位，同步释放
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、异步复位，同步释放是什么？二、具体实现参考前言在做ddr读写模块的开发的时候，经常出现时序不满足的情况。时序报告中指出是一个复位信号导致，由于之前一直使用同步复位的方法，但是同步复位会在FPGA中占用较多资源，于是使用异步复位，但是在ddr模块较为高速的情况下，异步复位容易造成亚稳态，最后采用同步复位，异步释放的方式一、异步复位，同步释放是什么？即复位是异步的，释放信号是同步的，异步复位占用较少的逻辑资源，同步.
2022-05-12 15:19:17
642
1
原创 【ZYNQ7000学习之旅 - 02】CDMA练习
ZYNQ7000 CDMA练习参考准备功能生成XSA文件编写APP总结参考xilinx ug1165pynq z-2 用户手册Cache：zynq的cache准备Vivado2020.1Vitis2020.1pynq z-2功能在DDR中，一段内存中的数据搬到另一段。生成XSA文件基于上一章的工程，PS端的中断由原来的AXI TIMER改为CDMA的中断。设置HP接口，HP0作为DMA的源地址，HP2作为DMA的目的地址，选择64位：设置HP的地址，此处需要注意，因为在
2020-09-06 20:05:03
1099
1
原创 【ZYNQ7000学习之旅 - 01】EMIO练习
ZYNQ7000 EMIO练习参考背景准备功能生成XSA文件编写APP总结参考xilinx ug1165pynq z-2 用户手册背景zynq7000 MIO有53个，在BANK0和BANK1，并且直接与PS相连；EMIO有64个，在BANK2和BANK3，与PL相连；PS可以通过EMIO连接PL端的引脚。准备Vivado2020.1Vitis2020.1pynq z-2功能使用PL端口的SW0和LED1，SW0作为AXI GPIO，LED1作为EMIO；SW0的切换实现LED
2020-09-06 14:04:57
276
原创 [读书笔记]ARM Cortex-M3 M4权威指南读书笔记（一）
ARM Cortex-M3 M4权威指南读书笔记（一）第一章新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入第一章你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑
2020-05-18 19:52:47
964
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人