CAES 为空间开发基​​于 16 核 RISC-V 的微处理器

CAES(Cobham 高级电子解决方案)表示，它已获得欧洲航天局 (ESA) 的合同，以开发基于开放式 RISC-V 指令集架构 (ISA) 的 16 核、空间强化微处理器。该项目由瑞典国家航天局资助，将涉及设计一种容错和抗辐射的片上系统，以提高卫星和航天器应用的性能和功率效率。

GR7xV 处理器将被设计成星载控制和有效载荷数据管理和处理系统，以实现新型观测、通信、导航和科学任务和服务。其中包括先进、灵活的电信卫星有效载荷、科学和地球观测有效载荷以及行星探测车等机器人系统。

新的容错和抗辐射处理器将扩展 CAES Gaisler 的 LEON 处理器产品系列，该系列已在太空应用中使用了数十年，并基于传统的 32 位 SPARC V8 ISA。LEON 处理器的多个版本包括主要针对高端 FPGA 和深亚微米 ASIC 技术的 LEON5，以及针对传统和较低性能技术的 LEON3。LEON3 内核是 SPARC V8 架构的重新实现，具有更深的 7 级流水线和多处理器支持，它作为 GRLIB IP 库的一部分进行分发，适用于在 ASIC 技术和辐射-来自 Actel 和 Xilinx 的容错 FPGA。LEON5 内核通过双发布流水线、改进的分支预测和后期 ALU 进一步提高了前几代的性能。

CAES 发布的第一个实现 RISC-V 架构的处理器的可综合 VHDL 模型是 NOEL-V，它可以实现为双发处理器，允许每个周期最多并行执行两条指令。此图显示了 Arty A7：Artix-7 FPGA 开发板上的示例实现。(来源：