Lysmua的博客

在引脚图中，J：JK触发器的J输入端、K：JK触发器的K输入端、CLR：清除输入端（当CLR=0时清零输出）、CLK：时钟输入端、Q：输出端、~Q：输出端Q的反相输出、T：触发器的时钟控制输入，GND：地。在实验中，通过给双JK触发器74LS112和双D触发器74LS74不同的输入信号，观察它们的输出变化。在本实验中，双JK触发器74LS112和双D触发器74LS74都符合其逻辑功能，具体而言，双JK触发器可以实现同步复位、异步复位、异步置位和数据锁存的功能，而双D触发器则可以实现同步复位和异步复位功能。

广州大学数电实验报告

验证用触发器构成的计数器计数原理；掌握测试中规模集成计数器功能的方法。

广州大学数电实验——组合逻辑电路的设计