载自:一道图像传感器设计工程师面试题 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名:电子顶级开发网) -
下面是一道我在面试中经常用于区别新手(1~3年),熟手(5年左右),专家级(>10年)图像传感器设计师的面试题
现在提供出来供大家讨论吧(我不会提供答案)
如下图所示是一个CMOS图像传感器的典型QE曲线(我网上找的某公司的图),现有如下问题:(问题难度逐渐加大)
1. 为何CIS的QE曲线峰值通常在550nm波长的附近?
2. 为何CIS的QE曲线在偏红(~700nm)或者偏蓝(~400nm)的区域都会下降?
3. 在红光及NIR区域,QE曲线可能会发生很多抖动,这是为啥?
4. QE曲线在UV区域,为何在大约360nm处会有偏折?
5. 在波长>250nm时,为何最低点在大约280nm处?
6. 为何在大约230~240nm处会突然出现一个尖峰?
7. QE在峰值附近的区域的波长范围很窄(>500nm而<600nm) ,有什么办法能增加这个波长范围吗?
8. 如果我想提高UV(<400nm)区域的QE,有哪些解决办法?而这样做了,会牺牲CIS其他什么性能吗?
9. 如果我想提高NIR(>700nm)区域的QE,有哪些解决办法?而这样做了,会牺牲CIS其他什么性能吗?
1~3: 新手
1~6:熟手
1~9:专家
当然并不是说只有专家才能回答出所有问题,新手只要有些经验,再有思考够深入的话,也是能答出来的
当然我也见过5年以上工作经验的工程师只能准确答出来第一问的。。。
1. 为何CIS的QE曲线峰值通常在550nm波长的附近?
人眼对550nm波长附近的光最敏感,需要将QE曲线峰值设计在550nm波长附近,抗反射涂层的带宽通常会调整到这个波长附近。
Yes!
如果想把peak点移到400nm或700nm,该做些什么?
2. 为何CIS的QE曲线在偏红(~700nm)或者偏蓝(~400nm)的区域都会下降?
抗反射涂层的带宽影响了蓝光和红光的QE;为减小暗电流,通常在硅表面进行外延,外延层厚度有限,波长高于600nm的光由于吸收长度大,无法在有限厚度的外延层中被吸收,造成偏红区域QE下降;波长小于400nm时,吸收长度较小,光子在靠近表面处被吸收,表面又存在很多表面态、缺陷等,这些会和光子产生的电子进行复合,电子并没有进入PPD,所以QE曲线在偏蓝区域下降。
Yes!
3. 在红光及NIR区域,QE曲线可能会发生很多抖动,这是为啥?
这种fringe是由于这段波长的光在镜头、color filter、金属层、衬底等(BSI为镜头、color filter、衬底)多个面之间来回反射,引起整体反射率的变化,使得QE出现抖动。
主要是由于多层的反射造成的,但不是镜头,color filter这些造成的
这个是sensor本身的QE,不会考虑镜头;另外这是mono的QE,不会有color filter的问题
4. QE曲线在UV区域,为何在大约360nm处会有偏折?
360nm左右的光吸收长度较小,光子在靠近表面处被吸收,表面又存在很多表面态、缺陷等,这些会和光子产生的电子进行复合,电子并没有进入PPD,所以QE曲线在360nm处有偏折。
是的,这是其中一个重要的原因。但其实不是主因
还有一个原因
另外一个更深入的问题,为啥是360nm这个点? 物理上的本质原因是啥?
5. 在波长>250nm时,为何最低点在大约280nm处?
在280nm-360nm之间,随波长减小,吸收长度呈减小趋势,在小于280nm时,吸收长度增加,因此在吸收长度最小的280nm处附近,光子被表面吸收的最多,QE最低。
这个问题其实和4很像。同样,你说对了一半。
另外,为啥硅在280nm时,吸收长度是最小的?物理上的本质原因?
6. 为何在大约230~240nm处会突然出现一个尖峰?
小于230nm波段的光子能量高,穿透能力强,被吸收的概率减小,因此随波长减小QE减小,大于240nm小于280nm波段的光随波长减小,吸收长度增加,不与表面态复合,QE增加,因此在230-240nm处出现尖峰。
嗯嗯,说对了1/3的原因,算是主因之一,另外还有一个主因,和一个次因
7. QE在峰值附近的区域的波长范围很窄(>500nm而<600nm) ,有什么办法能增加这个波长范围吗?
扩展抗反射涂层的带宽。
是这样的。
但是具体怎么做能够增加这个带宽呢? 另外,怎加了带宽,有可能会牺牲些什么?
如果要求QE始终>85%,带宽最大能做到什么程度?(这个问题非常难,具体数值不重要,重要的是理解上限和下限的bottleneck都在哪,怎么解决)
8. 如果我想提高UV(<400nm)区域的QE,有哪些解决办法?而这样做了,会牺牲CIS其他什么性能吗?
做表面钝化处理,减小表面态复合的概率;加了钝化层后,光子会在更深处被吸收,如果在耗尽层被吸收,产生的电子可能被临近像素吸收,降低MTF;电子也可能会被丢掉,导致QE降低;电子也可能进入FD,恶化PLS。
算是挨到边了,但其实还是不太对,没有解决主要矛盾。另外,UV这块儿PLS不太会出问题。
9. 如果我想提高NIR(>700nm)区域的QE,有哪些解决办法?而这样做了,会牺牲CIS其他什么性能吗?
增加外延层厚度,增加对红光的吸收;由于红光在更深处被吸收,电子可能被相邻像素吸收,引起crosstalk,降低MTF;电子也可能进入FD,恶化PLS。
增加厚度算是一个办法,那还有其他办法吗?
增加厚度确实会引起MTF下降,怎么解决呢?
PLS怎么解决呢?注意,给出的QE是BSI sensor的